Основы автоматизации Ямный,Яновский

чение быстродействия таких ЛЭ в первую очередь обусловлено процессами накопления избыточного заряда в базах насыщенных транзисторов и рассасывания этого заряда при их закрывании.

Основные параметры ИМС ТТЛ				Таблица 4.1
Серия ИС		Рпотр,	tзд.р.ср,	Э,
		мВт	нс.	пкДж
К155 ─ ТТЛ		10	10,0	100
К134 ─ маломощная ТТЛ		1	33,0	33
К131 ─ быстродействующая ТТЛ		22	6,0	132
К531 ─ ТТЛШ		19	3,0	57
К555 ─ маломощная ТТЛШ		2	9,5	19
КР1533 ─ маломощная быстродействующая ТТЛШ		1,0	4,0	4
КР1531 ─ сверхбыстродействующая ТТЛШ		4	2,0	8
Для преодоления этого недостатка были разработаны серии микро-
схем с диодами Шоттки, включенными параллельно коллекторному пе-
реходу (рис. 4.4). При открывании такого транзистора на коллекторе ус-
тановится потенциал, переводящий диод Шоттки в проводящее состоя-
ние. Падение напряжения на диоде Шоттки в этом состоянии не превы-
шает (0,3 ÷ 0,4) В, т. е. меньше, чем падение напряжения на открытом
переходе база – коллектор и, следовательно, диод откроется раньше, чем
переход база – коллектор. Переход оказывается закрытым, и режим на-
сыщения исключается. Кроме того, сами
диоды Шоттки являются очень быстро-			КК	КК
действующими диодами, что и обеспечи-
вает эффективность такой нелинейной		Б	ББ
обратной связи. Такие транзисторы полу-		Б
чили название транзисторов Шоттки.		а	б	ЭЭ
На основе транзисторов Шоттки вы-			ЭЭ
пускаются ИС транзисторно-транзис-	Рис. 4.4. Транзистор с диодом
торной логики с диодами Шотки (ТТЛШ).	Шоттки (а) и его условное графи-
На рис. 4.5 приведена схема логиче-		ческое обозначение (б)
ского элемента И-НЕ серии К531. В этом
ЛЭ с целью уменьшения потребляемой мощности в случае формирова-
ния на выходе ЛЭ высокого напряжения (лог. 1) резистор R5 подключен
не к общей шине, а к выходу элемента. В качестве эмиттерной нагрузки
транзистора VТ2 используется генератор тока, построенный на транзи-
сторе VТ3. Применение транзисторов Шоттки позволило за счет работы
транзисторов в ненасыщенном режиме снизить задержку распростране-
ния сигнала до 3 нс.

41

	Наиболее перспективными в настоящее время из всех ИС ТТЛ яв-
ляются серии:						– К555 – маломощная ТТЛШ;
					+5B
		R1	R3	R6		– КР1533 – маломощная быст-
						родействующая ТТЛШ;
	VT1	VT2		VT4		– КР1531 – сверхбыстродейст-
						вующая ТТЛШ.
A					VT5
B						Увеличение сопротивлений ре-
		R2		R5		зисторов R1, R3, R6 (рис. 4.5) в так на-
			R4			зываемой экономичной (маломощ-
VD1		VD2			Y
						ной) серии К555 ТЛШ привело к
			VT3		VT6	уменьшению по сравнению с ИС се-
						рии 531 потребляемой мощности поч-
						ти на порядок и к некоторому сниже-
	Рис. 4.5. Логический элемент					ниюбыстродействия(табл. 4.1).
						ИС серии КР1533 по сравне-
	И-НЕ серии К531 ТТЛШ
						нию с известными сериями ИС ТТЛ
обладают минимальным значением энергии переключения. Схема ЛЭ
И-НЕ серии КР1533 приведена на рис. 4.6. Он содержит три основных
каскада:

–входной (транзисторы VT1, VT2 и VT3, диоды VD1 и VD3, резисто-

ры R1 и R2);

–фазоразделительный (транзисторы VT4 и VT5, диоды VD2 и VD4, резисторы R3, R5 и R6);

–выходной (транзисторы VT6 ÷ VT8, диоды VD5 ÷ VD7, резисторы

R4, R7).

На входе элемента использованы p – n – p-транзисторы VT1 и VT2, что позволило повысить нагрузочную способность в результате уменьшения входного тока и увеличить быстродействие путем использования p – n – p-транзисторов, работающих в активном режиме.

При низком напряжении, по крайней мере, на одном входе ЛЭ на базе транзистора VT3 поддерживается низкое напряжение, транзисторы VT3 ÷ VT5 закрыты, а транзисторы VT6 и VT7 открыты. На выходе ЛЭ устанавливается напряжение высокого уровня.

При высоком напряжении на обоих входах ЛЭ эмиттерные переходы транзисторов VT1 и VT2 закрыты, транзистор VT3 и, следовательно, транзисторы VT4 и VT8 открыты. Транзисторы VT6 и VT7 закрыты, и на выходе ЛЭ устанавливается напряжение низкого уровня. Таким образом, рассмотренный ЛЭ является двухвходовым ЛЭ И-НЕ.

42

ИС серии КР1531 по сравнению с известными сериями ИС ТТЛ обладают минимальным значением среднего времени задержки распространения сигнала при сравнительно небольшом значении энергии переключения (табл. 4.1). Такие результаты получены в основном благодаря применению изопланарной технологии, позволившей уменьшить размеры элементов и снизить барьерную емкость p – n-переходов.

+5B

		R1	R2	R3	R7
		VT2	VT3		VT6
					VT7
		VD2		VD5	R4
	AA		VT4	VD6
		VT1			Y
	VD1				Y
					VT8
	BB	VD4	R5	R6	VD7
		VD3		VT5
		Рис. 4.6.	Логический элемент
		И-НЕ серии КР1533 ТТЛШ

4.3. Интегральные схемы эмиттерно-связанной логики

Интегральные схемы эмиттерно-связанной логики (ЭСЛ) строятся на переключателях тока, представляющих собой ключевые элементы на транзисторах с объединенными эмиттерами. Большое быстродействие в таких схемах достигается за счет работы транзисторов в ненасыщенном режиме, выбора сравнительно небольшого (порядка 1 В) перепада выходных напряжений, а также применения выходных эмиттерных повторителей, ускоряющих процессы заряда и разряда паразитных емкостей цепи нагрузки.

Основными недостатками ИС ЭСЛ является малая величина перепада выходных напряжений и сравнительно низкая помехоустойчивость.

43

Так как питание ИС ЭСЛ производится от источника постоянного тока с отрицательным напряжением –5,2 В, то выходное напряжение ЛЭ

	R3	R5	R6	VT5
				VT6
			VT4	AB
VT1		VT2		VD1
			VT3	AB
			VD2	R8 R9
R1	R2	R4		R7
				-5,2B
A A	B B

Рис. 4.7. Логический элемент 2И/2И-НЕ ЭСЛ

является отрицательным. В качестве напряжений логического нуля и логической единицы выбирают соответственно низкий и высокий отрицательные уровни выходного напряжения.

Схема ЛЭ 2И/2И-НЕ ЭСЛ (рис. 4.7) состоит из переключателя тока, собранного на транзисторах VТ1 ÷ VТ3, источника опорного напряжения, построенного на транзисторе VТ4 и термокомпенсирующих диодах VД1 и VД2, и выходных эмиттерных повторителей, выполненных на транзисторах VТ5 и VТ6.

Входные сигналы сравниваются с опорным напряжением UОП = = –1,3 В, относительно которого и происходит переключение транзисторов переключателя тока. Если на входах А и В присутствует напряжение логической единицы, в качестве которого выбрано напряжение –1,7 В, транзисторы VТ1 и VТ2 закрыты и весь ток генератора постоянного тока, образованного эмиттерным сопротивлением R4 и источником питания –5,2 В, протекает через открытый транзистор VТ3. При этом на эмиттере транзистора VТ6 формируется напряжение логического нуля (порядка –1 В), а на эмиттеретранзистораVТ5 – напряжениелогическойединицы.

Появляющееся, по крайней мере, на одном из входов ЛЭ напряжение логического нуля открывает соответствующий транзистор (VТ1 или VТ2) и закрывает транзистор VТ3. В этом случае напряжение логического нуля формируется на эмиттере транзистора VТ5, а напряжение логической еди-

44

ницы – на эмиттере транзистора VТ6. Таким образом, рассмотренная схема по одному выходу реализует функцию И, а по другому – И-НE.

Как уже отмечалось, ИС ЭСЛ являются наиболее быстродействующими логическими схемами. В базовом логическом элементе ИС ЭСЛ

среднее время задержки распространения сигнала t зд.р.cp достигает вели-

чины, приблизительно равной (0,7–1) нс. Такое быстродействие достигнуто ценой увеличения потребляемой мощности до (30–50) мВт.

Появлениебыстродействующих ИСТТЛиИСнаКМОП-тран-зисторах сделалобесперспективнымдальнейшее развитиецифровыхИСЭСЛ.

4.4. Логические схемы на полевых транзисторах

ИС на полевых транзисторах получили широкое распространение. Благодаря хорошей технологичности, высокой степени интеграции, малой стоимости и малой мощности потребления они стали незаменимыми при производстве больших интегральных схем запоминающих устройств и микроконтроллеров. В логических схемах наибольшее применение находят полевые транзисторы со структурой металл – оксид – полупроводник (МОП-транзистор). Существуют МОП-транзисторы с встроенным каналом и МОП-транзисторы с индуцированным каналом. Транзисторы первого типа (рис. 4.8, а) являются нормально открытыми транзисторами, то есть при нулевом напряжении на затворе относительно истока канал имеет сравнительно малое сопротивление. МОП-транзисторы с индуцированным каналом (рис. 4.8, б) являются нормально закрытыми, т. е. при нулевом напряжении на затворе канал отсутствует и транзистор находится в непроводящем состоянии. Только при подаче на затвор отпирающего потенциала ме-

а б

Рис. 4.8. Структура МОП-транзистора с встроенным (а) и индуцированным (б) каналами

жду стоком и истоком формируется (индуцируется) канал, и транзистор переходит в проводящее состояние. Минимальное напряжение на затворе, достаточное для образования канала, называется пороговым напряжением. Большинство выпускаемых в настоящее время логических ИС на МОПструктурах основано на МОП-тран-зисторах с индуцированным каналом.

45

+U–U

4.4.1. Логические схемы на МОП-транзисторах с каналами одинаковой проводимости

Для реализации различных логических функций используют после- довательно-параллельное соединение р-канальных или n-канальных транзисторов, действующих как переключатели. Если напряжение на затворе МОП-транзистора с индуцированным каналом (рис. 4.9) превышает пороговое напряжение, переключатель замкнут. При нулевом напряжении на его входе переключатель разомкнут.

-+U На рис. 4.10 приведена схема логического

СС элемента 2И-НЕ в отрицательной логике. Она

З

З

содержит два переключателя на транзисторах

VТ1 и VТ2 и один нагрузочный транзистор VТ3.

И

И

Этот транзистор открыт постоянно, однако ток

а

б

через него протекает лишь при наличии на

Рис. 4.9. Переключатели

входах А и В напряжения низкого уровня. При

на МОП-транзисторах с

этом на выходе Y формируется напряжение вы-

каналами n-типа (а)

сокого уровня.

и р-типа (б)

На смену разработанной вначале техноло-

гии р-канальных МОП-транзисторов, не обеспечивающих должного быстродействия и удовлетворительной степени интеграции ИС, пришла технология более быстродействующих и компактных, совместимых по электрическим уровням со схемами ТТЛ n-канальных структур.

Принципиальная схема логического элемента 2И-НЕ на n-каналь- ных МОП-транзисторах с индуцированным каналом приведена на рис. 4.11. Если напряжение на входе хотя бы одного из транзисторов VТ1

-U

VT3

и

VT2

Y=AB

Y = AB

A	и
A
	VT1
B	и
B

+U

VT3

и

VT2

Y=AB

Y = AB

A и

A

VT1

B и

B

Рис. 4.10. Логический	Рис. 4.11. Логический
элемент 2И-НЕ на	элемент 2И-НЕ на
р-канальных	n-канальных
МОП-транзисторах	МОП-транзисторах

46

или VТ2 меньше порогового напряжения используемого МОП-тран- зистора, то этот транзистор остается закрытым и на выходе Y формируется напряжение высокого уровня, соответствующее в положительной логике логической единице. Только при одновременном появлении на входах А и В напряжений, превышающих пороговое напряжение, открываются оба транзистора и через нагрузочный транзистор VТ3 протекает ток, обеспечивающий формирование на выходе напряжения низкого уровня, соответствующего логическому нулю.

Схемы ИЛИ-НЕ на МОП-транзисторах с каналами одного типа образуются параллельным соединением переключаемых транзисторов и подсоединением их объединенных стоков к истоку нагрузочного транзистора.

4.4.2.Логические схемы на КМОП-транзисторах

Влогических схемах на КМОП-транзисторах для реализации основных логических функций используются пары комплементарных МОП-транзисторов (КМОП-транзисторов): один p-канальный, а второй – n-канальный. Схема инвертора на двух последовательно включенных КМОП-транзисторах приведена на рис. 4.12. При поступлении на его вход напряжения высокого уровня, превышающего пороговое напряжение транзистора VТ1 и соответствующего логической единице в положительной логике, транзистор VТ1 открывается, а транзистор VT2 закрывается и на выходе формируется напряжение низкого уровня, соответствующее логическому нулю. При поступлении на вход инвертора напряжения низкого уровня транзистор VТ1 закрывается, а транзистор VТ2 открывается, благодаря чему на выходе инвертора формируется напряжение высокого уровня.

Для реализации функции И-НЕ используют параллельное включение МОП-транзисторов р-типа и последовательное включение МОП-транзисторов n-типа. При этом каждый из транзисторов р-типа связан по затвору с транзистором n-типа (рис. 4.13). При подаче на оба

входа напряжения высокого уровня транзисторы VТ1 и VТ4 закрываются, а транзисторы VТ2 и VТ3 открываются, и на выходе формируется напряжение низкого уровня. При поступлении на один из входов (или одновременно на оба) напряжения низкого уровня один из транзисторов VТ2 или VТ3 (или оба одновременно) закрывается, а один из транзисторов VТ1 или VТ4 (или оба одновременно) открывается, и на выходе формируется напряжение высокого уровня.

U

VT2

Y=A A

VT1

AA

Рис. 4.12. Инвертор на КМОП-транзисторах

47

	Основное достоинство ИС на КМОП-транзисторах – это предельно
	низкая потребляемая мощность. Ток потребления в статическом режиме
	КМОП	ЛЭ определяется током утечки		закрытых n- и p-канальных
	МОП-транзисторов. Величина этого тока приблизительно на три порядка
	меньше, чем у ИС маломощной быстродействующей ТТЛШ КР1533.
		+U	Потребляемая мощность заметно возрастает
	VT1	VT4	при работе ИС на КМОП-транзисторах в дина-
			мическом режиме. Возрастание потребляемой
		Y = AB	мощности с увеличением частоты переключений
			ИС обусловлено в первую очередь перезарядом
		Y = AB
		VT3	при переключении	внутренних емкостей ИС.
	A		Кроме того, при переключении схемы в течение
	A		некоторого времени оба транзистора с n-каналом
		VT2
	B		и р-каналом могут находиться в открытом со-
	B		стоянии, что приводит к возникновению кратко-
	Рис. 4.13. ЛЭ 2И-НЕ на		временных бросков тока.
			Биполярные ИС и ИС на КМОП-тран-
	КМОП-транзисторах		зисторах на высоких частотах имеют примерно
	одинаковые показатели тепловыделения, но КМОП ИС более технологич-
	ны, что и определило их преобладание в больших интегральных схемах.
	Еще одно достоинство – высокое быстродействие. Время задержки рас-
	пространения сигнала ИС на КМОП-транзисторах стало сопоставимо со
	временем задержки распространения сигнала лучшими ИС ЭСЛ. В настоя-
	щий момент можно говорить о возможности применения ИС на КМОП-
	транзисторахвцифровыхсистемахсамоговысокогобыстродействия.
	В отличие от биполярных ИС ИС на КМОП-транзисторах способны
	работать в широком диапазоне питающих напряжений. Диапазон напря-
	жения питания, в котором гарантируются характеристики ИС, для мно-
	гих серий ИС на КМОП-транзисторах – от 3 В до 5,5 В.
	Высокое быстродействие ИС на КМОП-транзисторах в сочетании с
	достаточно широким диапазоном напряжений питания, низкой потреб-
	ляемой мощностью, большой нагрузочной способностью и хорошей по-
	мехоустойчивостью, работой в широком диапазоне температур объясня-
	ет наибольшую популярность ИС этого типа.

4.5. Структура элементной базы цифровых устройств

Все выпускаемые в настоящее время интегральные схемы можно разделить на две группы: стандартные ИС и специализированные ИС (рис. 4.14). Стандартные ИС, как правило, разрабатываются по инициативе производителя и выпускаются большими тиражами. Это микросхе-

48

мы памяти и элементы малой и средней степени интеграции: вентили, регистры, шифраторы, дешифраторы, мультиплексоры и др.

Специализированные ИС принято делить на три класса: полностью заказные, полузаказные и программируемые пользователем.

Разработка полностью заказных ИС охватывает полный цикл проектирования, что обеспечивает наилучшие характеристики устройства, но увеличивает время разработки и подготовки производства до нескольких лет. Значительное удорожание изделия компенсируется большими объемами его производства.

Построение ИС на основе базовых структур полузаказных ИС, представляющих собой матрицы нескоммутированных между собой

Интегральные схемы

Стандартные Специализированные

Программируемые

Полностью

Полузаказные

пользователем

заказные

Микропрограм-

Программируемая

Вентильные

ИС стандартных

мируемые

логика (ПЛИС)

матрицы (GA)

ячеек (SC)

Рис. 4.14. Общая классификация современной элементной базы цифровых систем

элементов, электрические связи между которыми формируются в соответствии с назначением ИС на последних этапах их изготовления, позволяет значительно снизить стоимость цифровых устройств. Время разработки цифровых устройств на основе базовых структур полузаказных ИС может составлять от нескольких недель до нескольких месяцев. Типичными представителями полузаказных ИС являются стандартные ячейки

(Standart Cells – SC) и вентильные матрицы (Gate Arrays – GA).

Наибольшей оперативностью и гибкостью использования характеризуются ИС, программируемые пользователем. Стоимость и время разработки при этом минимальны.

Программируемые пользователем ИС можно разделить на микропрограммные ИС и программируемую логику (ПЛИС) в соответствии с двумя основными подходами к проектированию цифровых устройств:

49

микропрограммным и аппаратным. Первый подход предполагает построение цифровых устройств на базе некоторого универсального элемента (микропроцессора, микроконтроллера и др.), который специализируется загружаемой в ОЗУ или зашиваемой в ППЗУ программой.

Характерной особенностью ПЛИС является возможность их настройки на заданный алгоритм функционирования путем изменения своей внутренней структуры. Построенные на основе ПЛИС устройства характеризуются высокой скоростью работы, низкой стоимостью и малыми сроками проектирования.

50