Тема 10. Однокристальні мікроконтролери з risc-архітектурою (20 годин)*

Особливості контролерів, виконаних за RISC-архітектурою. PIC-контролери, їх основні технічні характеристики та призначення. Архітектура PIC-контролерів.

Однокристальні AVR-мікроконтролери, їх характеристики, призначення, номенклатура. Гарвардський процесор. Регістровий файл. Пам'ять програм. Пам'ять даних. Периферія мікроконтролера AVR: таймер-лічильник RTC, блок послідовного периферійного інтерфейсу, сторожовий таймер, аналоговий компаратор, аналого-цифровий перетворювач. Режими зниженого енергоспоживання. Особливості системи команд AVR.

Сімейства AVR-мікроконтролерів: Classic AVR, Mega AVR, Tiny AVR та їх характеристики. Галузі застосування мікроконтролерів AVR.

Змістовий модуль № 4. Сигнальні мікропроцесори

Тема 11. Сигнальні мікропроцесори (34 години) *

Призначення сигнальних процесорів. Способи забезпечення високої швидкодії сигнальних мікропроцесорів.

Сигнальні процесори оброблення даних у форматі з фіксованою комою. Архітектура цифрових сигнальних процесорів TMS320XC5x та їх складові: центральний процесорний пристрій, арифметико-логічний пристрій, апаратний помножувач, арифметичний пристрій, пам'ять програм, пам'ять даних чи програм-даних SARAM, пам'ять даних DARAM. Периферійні пристрої: модуль переривання, блок керування енергоспоживанням, таймер-лічильник, інтерфейс Test-Emulation, генератор тактів очікування, послідовний порт, послідовний порт з часовим поділом каналів, буферизований послідовний порт, 8-розрядний паралельний порт, блок початкового завантаження. Організація доступу до зовнішньої пам’яті.

Сигнальні процесори оброблення даних у форматі з плаваючою комою. Призначення сигнальних процесорів оброблення даних у форматі з плаваючою комою. Архітектура цифрових сигнальних процесорів TMS320C3x. Складові мікропроцесорів: центральний процесорний пристрій, арифметико-логічний пристрій, помножувач, регістровий файл, арифметичні пристрої, лічильник повторень, контролер переривань, вбудована пам'ять, кеш-пам'ять, зовнішня пам'ять, контролер DMA, таймер, послідовні порти, блок початкового завантаження. Способи адресації мікропроцесорів: циклічна, реверсивна. Команди з триоперандним режимом адресації. Команди паралельних операцій.

Технічні характеристики сигнальних процесорів. Сигнальні процесори фірми Texas Instruments. Сигнальні процесори фірми Motorola (16-, 24-, 32-розрядні мікропроцесори). Сигнальні процесори фірми Analog Devices. Порівняння архітектур сигнальних процесорів за швидкодією.

Тема 12. Нейронні обчислювачі (20 годин) *

Основні поняття і завдання нейронних обчислювачів. Нейрон та його модель. Функції активації нейрона: східчаста порогова, лінійна порогова, сигмоїдна, лінійна, гауссіана. Нейронна мережа. Персептон. Класифікація нейронних мереж.

Основи побудови алгоритмів навчання нейронних мереж. Алгоритм зворотного поширення помилки. Алгоритм навчання одношарового персептрона. Алгоритми навчання багатошарових мереж.

Апаратна реалізація нейронних обчислювачів. Типи архітектур обчислювальних систем: з одним потоком команд і даних SISD, із загальним потоком команд і множинним потоком даних SIMD, із множинним потоком команд та одним потоком даних MISD, із множинними потоками команд і даних MIMD. Нейронний обчислювач. Нейроемулятори. Нейроприскорювачи. Нейроприскорювач на базі програмних логічних матриць. Цифрові нейрочипи. Аналогові нейрочипи. Гібридні нейрочипи.

* - для груп АЕС-12, АЕС-11, З-11-АЕС