- •История развития архитектуры эвм
- •Нулевое поколение (1492 – 1945)
- •Первое поколение (1937-1953)
- •Второе поколение (1954 - 1962)
- •Третье поколение (1963-1972)
- •Четвертое поколение (1972-1984)
- •Пятое поколение (1984-1990)
- •Шестое поколение (1990-)
- •Концепция машины с хранимой в памяти программой
- •Принцип двоичного кодирования
- •Принцип программного управления
- •Принцип однородности памяти
- •Принцип адресности
- •Типы структур вычислительных машин и систем
- •Структуры вычислительных машин
- •Структуры вычислительных систем
- •Процессор. Структурная схема процессора. Понятие о микропрограммном управлении Структурная схема процессора
- •Алгоритмы выполнения операций. Микропрограммы
- •Синтез микропрограммного автомата. Синтез устройства управления
- •Обратная структурная таблица
- •Управляющие автоматы с программируемой логикой
- •Адресная структура памяти
- •Принципы построения устройств памяти
- •Адресная, ассоциативная и стековая организация памяти
- •Адресная память
- •Ассоциативная память
- •Стековая память
- •Команды процессора
- •Методы повышения производительности работы процессора
- •1.Конвейеризация (конвейер операций)
- •2. Процессоры с risc – архитектурой
- •3. Организация кэш-памяти
- •3.1. Техническая идея кэш-памяти
- •3.2. Архитектура кэш-памяти
- •3.2.1. Кэш память с прямым отображением
- •3.2.2. Полностью ассоциативная кэш память
- •3.2.3. Частично ассоциативная кэш память
- •3.3 Алгоритм замещения строк в кэш памяти
- •3.4 Методы записи в кэш память
- •Микропроцессор Intel 80i86
- •Страничная организация памяти
- •Буфер ассоциативной трансляции
- •Организация виртуальной памяти
- •Встроенные средства защиты информации в микропроцессорах фирмы intel
- •1. Концепции и компоненты защищенного режима
- •Независимость подготовки пользовательских программ и их защита от взаимных помех.
- •Защита программ операционной системы от помех при сбоях в программах пользователей.
- •Защита программ ос верхнего уровня от помех при сбоях в программах ос нижнего уровня.
- •Защита программ от отрицательных последствий при программных сбоях.
- •Защита целостности функционирования вычислительной системы.
- •2. Информационная основа работы механизма защиты
- •3. Уровни привилегий
- •Концепция уровней привилегий.
- •Задание уровней привилегий.
- •Проверка корректности использования отдельных команд.
- •Защита данных.
- •4.3 Защита программ.
- •Принципы организации системы прерывания
- •Программируемый контроллер прямого доступа к памяти
- •Лабораторная работа №1
- •Размещение байт и слов в памяти.
- •Лабораторная работа №2
- •Список операций
Обратная структурная таблица
Схема КЧ синтезируется в соответствии со структурной таблицей. На первом этапе строятся схемы переходов в отдельные состояния. На этом этапе для каждого перехода в состояние с Ai вводится конъюнктор, на входы которого подаются сигналы исходного состояния и входные сигналы, от значений которых зависит данный переход. С выхода конъюнктора снимаются соответствующие данному переходу сигналы микроопераций и обязательные сигналы возбуждения триггеров. Далее выходы конъюнкторов объединяются с помощью дизъюнктора, с выхода которого снимаются сигналы микроопераций, общие для всех переходов в данное состояние и логическая сумма множеств обязательных сигналов возбуждения триггеров на рассматриваемых переходах. На втором этапе в схему КЧ вводятся дизъюнкторы для одних и тех же сигналов, которые формируются на переходах автомата в различные состояния. В результате получается следующая функциональная схема КЧ:
Управляющие автоматы с программируемой логикой
Существует несколько вариантов построения таких автоматов. В качестве примера рассмотрим управляющий автомат с принудительной адресацией одноадресных МК, использующих раздельно закодированные поля. Формат микрокоманды:
|
|
|
|
|
|
МК состоит из двух частей: адресной и операционной. В адресную часть входят: поле адреса А следующей выполняемой МК и поле проверяемого логического условия Х. В операционную часть входят раздельно кодируемые поля микроопераций. Количество таких полей равно максимальному числу управляющих сигналов , формируемых одновременно, т е в одном такте. Операционная часть МК как раз и служит для записи одновременно формируемых сигналов, причем каждое поле используется для записи множества сигналов , которые одновременно не формируются. В каждый момент времени может формироваться только один сигнал из каждого множества . Поскольку таких множеств в МК m штук, то одновременно формируются до m сигналов – по одному из каждого множества . Если в данный момент времени ни один сигнал из j-го множества не формируется, то поле =0.
Структурная схема управляющего автомата с программируемой логикой имеет следующий вид:
В схеме приняты следующие обозначения: СТ – счетчик адреса МК, ДС – дешифратор адреса МК, ЗУ – запоминающее устройство (память МК), RGMK – регистр МК, ЗА – задающий автомат.
При использовании данной схемы в качестве управляющего автомата, выполнение микропрограммы сводится к чтению содержимого ячеек ЗУ в требуемой последовательности. Этот процесс осуществляется по управляющим сигналам , формируемых ЗА. ЗА – автомат с жесткой логикой, имеющий следующую рабочую микропрограмму:
Здесь Z - сигнал запуска, В – логическое условие, равное единице, если в счетчике микрокоманд находится адрес первой выполняемой МК в микропрограмме (как правило это нулевой адрес). По управляющему сигналу осуществляется формирование сигналов микроопераций . По управляющему сигналу в счетчик адреса микрокоманд СТ записывается адрес следующей выполняемой МК. В целом управляющий автомат работает следующим образом: в счетчик СТ записывается нулевой начальный адрес и из ЗУ в регистр RGMK записывается первая МК. Подается сигнал запуска Z в ЗА. ЗА начинает формировать последовательность сигналов . По сигналу формируются сигналы микроопераций для находящейся в регистре RGMK микрокоманды. По сигналу в счетчике СТ записывается адрес следующей МК. По этому адресу из ЗУ читается вторая МК и т д.
При определении адреса следующей МК все разряды адреса А, кроме младшего, передаются в счетчик СТ непосредственно из адресной части выполняемой МК. В поле Х может быть записан либо 0, либо двоичный код, присвоенный одному из логических условий. Где F – количество различных условий , которые проверяются в микропрограмме. Если в поле Х записан 0, то младший разряд адреса А из адресной части выполняемой МК через верхний конъюнктор записывается в младший разряд Д1 счетчика СТ. Таким образом в этом случае адрес полностью поступает в счетчик СТ, включая младший разряд, и следующей будет выполняться МК, хранящаяся в ЗУ по этому адресу. Если нужно реализовать условный переход, то в поле Х записывается номер f проверяемого условия и в младший разряд Д1 счетчика СТ поступает значение самого условия , т е либо 0, либо1. Проверяемое условие проходит через выбранный с помощью дешифратора ДСх соответствующий конъюнктор и поступает в младший разряд Д1 счетчика СТ. Таким образом реализуется переход к одной из двух МК, записанных в ЗУ по адресам: А1 0, А1 1. А1 – (n-1) разрядный адрес из поля А, т е все разряды, кроме младшего. В результате в зависимости от значений проверяемого условия реализуется условный переход либо по адресу А1 0, либо по адресу А1 1. В приведенной структурной схеме управляющего автомата с программируемой логикой признаком окончания микропрограммы является равенство единице условия В. Поэтому последняя выполняемая МК в микропрограмме должна передавать управление первой МК. Тогда В становится равным единице и ЗА выходит на конечную вершину графа МП и останавливается.