- •История развития архитектуры эвм
- •Нулевое поколение (1492 – 1945)
- •Первое поколение (1937-1953)
- •Второе поколение (1954 - 1962)
- •Третье поколение (1963-1972)
- •Четвертое поколение (1972-1984)
- •Пятое поколение (1984-1990)
- •Шестое поколение (1990-)
- •Концепция машины с хранимой в памяти программой
- •Принцип двоичного кодирования
- •Принцип программного управления
- •Принцип однородности памяти
- •Принцип адресности
- •Типы структур вычислительных машин и систем
- •Структуры вычислительных машин
- •Структуры вычислительных систем
- •Процессор. Структурная схема процессора. Понятие о микропрограммном управлении Структурная схема процессора
- •Алгоритмы выполнения операций. Микропрограммы
- •Синтез микропрограммного автомата. Синтез устройства управления
- •Обратная структурная таблица
- •Управляющие автоматы с программируемой логикой
- •Адресная структура памяти
- •Принципы построения устройств памяти
- •Адресная, ассоциативная и стековая организация памяти
- •Адресная память
- •Ассоциативная память
- •Стековая память
- •Команды процессора
- •Методы повышения производительности работы процессора
- •1.Конвейеризация (конвейер операций)
- •2. Процессоры с risc – архитектурой
- •3. Организация кэш-памяти
- •3.1. Техническая идея кэш-памяти
- •3.2. Архитектура кэш-памяти
- •3.2.1. Кэш память с прямым отображением
- •3.2.2. Полностью ассоциативная кэш память
- •3.2.3. Частично ассоциативная кэш память
- •3.3 Алгоритм замещения строк в кэш памяти
- •3.4 Методы записи в кэш память
- •Микропроцессор Intel 80i86
- •Страничная организация памяти
- •Буфер ассоциативной трансляции
- •Организация виртуальной памяти
- •Встроенные средства защиты информации в микропроцессорах фирмы intel
- •1. Концепции и компоненты защищенного режима
- •Независимость подготовки пользовательских программ и их защита от взаимных помех.
- •Защита программ операционной системы от помех при сбоях в программах пользователей.
- •Защита программ ос верхнего уровня от помех при сбоях в программах ос нижнего уровня.
- •Защита программ от отрицательных последствий при программных сбоях.
- •Защита целостности функционирования вычислительной системы.
- •2. Информационная основа работы механизма защиты
- •3. Уровни привилегий
- •Концепция уровней привилегий.
- •Задание уровней привилегий.
- •Проверка корректности использования отдельных команд.
- •Защита данных.
- •4.3 Защита программ.
- •Принципы организации системы прерывания
- •Программируемый контроллер прямого доступа к памяти
- •Лабораторная работа №1
- •Размещение байт и слов в памяти.
- •Лабораторная работа №2
- •Список операций
Адресная, ассоциативная и стековая организация памяти
ЗУ с произвольным обращением обычно содержит множество одинаковых запоминающих элементов, образующих запоминающий массив (ЗМ). ЗМ разделен на отдельные ячейки, число разрядов в которых равно ширине выборки памяти. Способ организации памяти зависит от метода размещения и поиска информации в ЗУ. По этому признаку различают адресную, ассоциативную и стековую память.
Адресная память
В такой памяти размещение и поиск информации в ЗУ основаны на использовании адреса байта или слова. Адресом служит порядковый номер ячейки ЗМ, в которой это слово размещается. Структурная схема адресной памяти объемом N n-разрядных слов имеет следующий вид
При каждом обращении к ЗУ необходимо указывать номер (адрес) ячейки памяти, в которой размещается нужная информация. Для приема адреса А служит регистр адреса RGA. Этот адрес дешифруется дешифратором адреса DC, который формирует сигнал на одном из своих выходов. При этом номер этого выхода равен самому адресу А. Таким образом, дешифратор DC указывает номер ячейки памяти, к которой происходит обращение. При чтении информации из ЗУ устройство управления формирует управляющий сигнал «чтение», под действием которого прочитанное из ЗУ слово поступает в усилители чтения, а оттуда в регистр информации RGI.
Занесение прочитанного слова в RGI происходит под действием управляющего сигнала “Прием информации из ЗМ”. Аналогично происходит запись информации в ЗМ. При этом записываемое слово поступает с ШD в регистр RGI, а оттуда через усилитель записи под действием сигнала «запись» в выбранную ячейку ЗМ. Любой цикл обращения к памяти инициируется поступлением сигнала «обращение». На УУ поступают также сигналы «чтение» и «запись», которые указывают вид выполняемой в ЗУ операции (запись или чтение).
Для построения адресной памяти используются микросхемы памяти, в состав которых кроме ЗМ входят также усилители чтения и записи, а также дешифратор памяти.
Ассоциативная память
В памяти этого типа поиск нужной информации производится не по адресу, а по содержанию самой информации (т.е. по ассоциативному признаку). При этом поиск по ассоциативному признаку происходит параллельно во времени для всех ячеек памяти. Ассоциативный поиск позволяет существенно упростить и ускорить обработку данных. Это достигается за счет того, что в такой памяти операция чтения информации совмещена с выполнением ряда логических операций. Например, можно выполнять такие операции, как:
-
поиск максимального или минимального числа в ЗУ;
-
поиск слов, заключенных в определенные границы;
-
поиск слов, ближайших к ассоциативному признаку, как с большей, так и с меньшей стороны и т.д.
Простейшая ассоциативная память обычно выполняет единственную операцию по выборке слов, чей признак совпадает с ассоциативным признаком.
ЗМ содержит N ячеек, каждая ячейка n+1 разрядная. Для указания занятости ячейки используется служебный n-ый разряд. Если в n-ом разряде 0 – то ячейка свободна, если 1 – то занята.
По входной ШD в регистр ассоциативного признака RGП поступает n-разрядный признак, а в регистр маски RGМ – код маски поиска. При этом n-ый разряд регистра RGМ устанавливается в 0. Ассоциативный поиск производится лишь по тем разрядам признака, которым соответствует «1» в регистре маски, то есть по так называемым незамаскированным разрядам RGМ. Таким образом, задавая код маски М, можно произвольно выбирать те разряды признака, по которым ведется поиск.
Для слов из ЗМ, в которых все цифры совпали с незамаскированными разрядами RGП, комбинированная схема КС 1 устанавливает «1» в соответствующие разряды регистра совпадения RGC. Таким образом, если произошло совпадение цифры j-го слова с незамаскируемыми разрядами признака, то в j-ом разряде регистра RGC будет записана «1», в противном случае «0». Запись «1» в j-ом разряде RGC означает, что j-ое слово соответствует признаку, т.е. является тем словом, которое собственно и ищется в ЗМ. КС 1 реализует следующую систему М булевых уравнений:
n-1 ________ _________
RGC(j) = /\ [RGП(i)~ЗМ(j,i) V RGM(i)] j = 0,N-1
i=0
~ - операция равнозначности;
/\- знак конъюнкции.
RGП(i)~ЗМ(j,i) = 1, если i-ые разряды слов совпадают.
Выходы регистра RGC соединены со входами КС2, которая формирует выходы α0, α1, α2. Символ α0=1, если во всех разрядах RGC находятся «», что соответствует случаю отсутствия искомых слов в ЗМ.
Символ α1=1, если имеется одно слово в ЗМ, удовлетворяющее ассоциативному поиску. Символ α2=1, если таких слов больше одного. При α1=1 найденное слово из ЗМ записывается в RGI, а оттуда в выходную шину ШД. При α2=1 обычно читается слово из ячейки, имеющей наименьший номер среди ячеек, отмеченных «1»-цей в RGC.
При записи информации сначала находится свободная ячейка. Для этого выполняется операция ассоциативного поиска по признаку, имеющему во всех разрядах «0», а в регистре маски «0» записаны во всех разрядах, кроме младшего n-го разряда.
Таким образом, определяются те ячейки ЗМ, у которых в n-ом разряде записан «0», что означает незанятость ячейки. В свободную ячейку с наименьшим номером записывается слово из регистра информации RGI