7,8) Модульная организация микроконтроллера.Базовый функциональный блок микроконтроллера. Рис 1.

Базовый функциональный блок включает:

1) Центральный процессор.

2) Внутренние магистрали адреса, данных и управления.

3) Схему формирования многофазной импульсной последовательности для тактирования центрального процессора и межмодульных магистралей.

4) Устройство управления режимами работы МК, такими, как активный режим, в котором МК выполняет прикладную программу, режимы пониженного энергопотребления, в один из которых МК переходит, если по условиям работы выполнение программы может быть приостановлено, состояния начального запуска (сброса) и прерывания.

9) Изменяемый функциональный блок микроконтроллера. Изменяемый функциональный блок включает модули различных типов памяти, модули периферийных устройств, модули генераторов синхронизации и некоторые дополнительные модули специальных режимов работы МК. Каждый модуль имеет выводы для подключения его к внутренним магистралям МК. Это позволяет на уровне топологического проектирования "подсоединять" те или иные модули к магистралям процессорного ядра, создавая таким образом разнообразные по структуре МК в пределах одного семейства. Совокупность модулей, которые разработаны для определенного процессорного ядра, принято называть библиотекой периферийных модулей. Термин "библиотека периферийных модулей" недостаточно точно отражает современные тенденции структурной организации МК. Если ранее под произвольно объединяемыми в состав МК модулями подразумевались только модули периферийных устройств, то теперь выбирать предстоит в каждой из пяти функциональных групп:

10) Пять функциональных групп изменяемого функционального блока микроконтроллера.

1) Модули памяти.

2) Модули встроенных генераторов синхронизации.

3) Модули периферийных устройств.

4) Модули контроля за напряжением питания и ходом выполнения программы.

5) Модули внутрисхемной отладки и программирования. Термин "модуль памяти" в применении к МК стал использоваться на этапе перехода к новым технологиям создания резидентной памяти программ и данных. Энергонезависимая память типа FLASH и EEPROM имеет не только режимы хранения и чтения информации, которая была в нее записана до начала эксплуатации изделия на этапе программирования, но и режимы стирания и программирования под управлением прикладной программы. Вследствие этого энергонезависимая память типа FLASH и EEPROM требует управления режимами работы, для чего снабжена дополнительными блоками управления и регистрами специальных функций. Массив ячеек памяти, доступных для чтения, стирания и записи информации, дополнительные аналоговые и цифровые схемы управления, а также регистры специальных функций объединены в функциональный блок, который и носит название модуля памяти.

11) Пять модулей периферийных устройств микроконтроллера. Группа модулей периферийных устройств включает большинство из известных типов адаптеров сопряжения с объектом:

1) Параллельные порты ввода/вывода с возможностью индивидуальной настройки направления передачи каждой линии.

2) Многорежимные таймеры/счетчики, таймеры периодических прерываний, процессоры событий.

3) Контроллеры последовательного интерфейса связи нескольких типов (SCI, SPI, CAN).

4) Многоканальный АЦП.

5) Контроллеры ЖК-индикаторов и светодиодной матрицы.

Относительно новыми для 8-разрядных МК являются две последние группы модулей. Первые осуществляют диагностику некоторых подсистем МК и позволяют восстановить работоспособность устройства на основе МК при нарушениях программного характера, сбоях в системе синхронизации, снижении напряжения питания. Вторые являются аппаратной основой режимов внутрисхемной отладки и программирования в системе, которые позволяют отлаживать прикладную программу и заносить коды программы в энергонезависимую память МК прямо на плате конечного изделия, без использования дополнительных аппаратных средств отладки и программирования.

12) Три составляющие ядра микроконтроллера. Процессорное ядро представляет собой неразрывное единство трех составляющих его технического решения:

1) Архитектуры центрального процессора с присущими ей набором регистров для хранения промежуточных данных, организацией памяти и способами адресации операндов в пространстве памяти, системой команд, определяющей набор возможных действий над операндами, организацией процесса выборки и исполнения команд.

2) Схемотехники воплощения архитектуры, которая определяет последовательность перемещения данных по внутренним магистралям МК между регистрами, арифметическо-логическим устройством и ячейками памяти в процессе выполнения каждой команды.

3) Технологии производства полупроводниковой БИС МК, которая позволяет разместить схему той или иной сложности на полупроводниковом кристалле, определяет допустимую частоту переключений в схеме и энергию потребления.

Эти три составляющие неразрывно связаны друг с другом и в конечном счете определяют важнейший параметр процессорного ядра МК — его производительность.

13) Два принципа построения микропроцессоров. Ядро современных 8-разрядных МК реализует один из двух принципов построения МП:

• МП с CISC-архитектурой — МП с полной системой команд (Complicated Instruction Set Computer).

• МП с RISC-архитектурой — МП с сокращенной системой команд (Reduced Instruction Set Computer).

В применении к 8-разрядным МК микропроцессор с CISC-архитектурой имеет однобайтовый, двухбайтовый и трехбайтовый (редко четырехбайтовый) формат команд. Выборка команды из памяти осуществляется побайтно в течение нескольких циклов синхронизации МК. Время выполнения каждой команды с учетом времени выборки составляет от 1 до 10 циклов.

МП с RISC-архитектурой имеет формат команды фиксированной длины (например, 12 или 14 бит), выборка команды из памяти и ее исполнение осуществляются за один цикл синхронизации МК.