1. Tiny avr - mk в 8-выводном корпусе низкой стоимости;

1. Classic avr - основная линия мк с производительностью до 16 mips, Flash память программ объемом до 8 Кбайт и статическим озу данных 128. ..512 байт;

2. Mega avr - мк для сложных приложений, требующих большого объема памяти (Flash пзу до 128 Кбайт), озу до 4 Кбайт, производительностью до 6 mips.

Приведенная краткая аннотация семейств 8-разрядных МК является далеко не пол­ной, 8-разрядные МК выпускают также фирмы «ST-Microelectronics» (семейства ST6, ST7 и ST9), «National Semiconductor» (семейство СОР8), «Zilog», NEC, «Mitsubishi», «Hitachi», «Toshiba», «Scenix» и др. Продукция этих фирм постепенно появляется на российском рынке, но пока не получила широкого распространения.

4.1.3. ПРОЦЕССОРНОЕ ЯДРО МК

Процессорное ядро представляет собой неразрывное единство трех составляющих его технического решения:

1. архитектуры центрального процессора с присущими ей набором регистров для хранения промежуточных данных, организацией памяти и способами адресации операн­дов в пространстве памяти, системой команд, определяющей набор возможных действий над операндами, организацией процесса выборки и исполнения команд',

2. схемотехники воплощения архитектуры, которая определяет последовательность перемещения данных по внутренним магистралям МК между регистрами, арифметическо логическим устройством и ячейками памяти в процессе выполнения каждой команды;

3. технологии производства полупроводниковой БИС МК, которая позволяет разме­стить схему той или иной сложности на полупроводниковом кристалле, определяет допу­стимую частоту переключений в схеме и энергию потребления.

Эти три составляющие неразрывно связаны друг с другом и, в конечном счете, опре­деляют важнейший параметр процессорного ядра МК - его производительность.

Ядро современных 8-разрядных МК реализуют как на основе CISC-архитектуры - это МК семейств НС05, НС11, НС08 фирмы «Motorola», семейства MCS-51 фирм «Intel», «Atmel», «Philips», MK семейства С500 фирмы «Infineon», -так и на основе RISC-архитек­туры - семейства PIC16, PIC17, Р1С18фирмы «Microchip», семейство AVR фирмы «Atmel», семейство SX фирмы «Scenix».

В приложении к 8-разрядным МК микропроцессор с CSIC-архитектурой имеет одно­ байтовый, двухбайтовый и трехбайтовый (редко четырехбайтовый) формат команд. Вы­борка команды из памяти осуществляется побайтно в течение нескольких машинных циклов. Время выполнения каждой команды с учетом времени выборки в большинстве случаев составляет от 1 до 10 циклов. Длительность машинного цикла равна периоду частоты тактирования внутренних магистралей микроконтроллера f_BUS. Максимально допустимое значение частоты f_BUS является одной из важнейших характеристик процес­сорного ядра, так как чем больше f_BUS, тем выше его производительность. Следует особо обратить внимание, что для МК с CISC архитектурой частота тактирования внутренних магистралей МК f_BUS всегда в несколько раз меньше предельно допустимой частоты квар­цевого резонатора, который используется в качестве времязадающего элемента встро­енного генератора.

Микроконтроллер с RISC-архитектурой имеет формат команды фиксированной дли­ны: например, 12,14 или даже 16 бит для МК с 8-разрядным форматом обрабатываемо­го слова. Выборка из памяти и исполнение подавляющего большинства команд осуще­ствляются за один машинный цикл МК, т. е. один период f_gus — одна команда. Однако и для МК с RISC-архитектурой частота f_BUSHe всегда совпадает с частотой подключаемого кварцевого резонатора.

Производительность микропроцессоров и МК в том числе принято оценивать числом элементарных операций, которые могут быть выполнены в течение одной секунды. Едини­ца измерения производительности - миллион операций в секунду (MIPS). Для расчета численного значения производительности в MIPS принято использовать время выполне­ния команды пересылки «регистр-регистр». Эта команда присутствует в перечне инструк­ций Ассемблера любого микропроцессора и имеет минимальное время выполнения.

Производительность (MIPS) = 1/t (мкс).

На практике в качестве косвенного параметра для оценки производительности МК используют предельную частоту тактирования, т. е. частоту времязадающего элемента генератора синхронизации f_XCLK. Именно эта частота обычно указана в справочных дан­ных 8-разрядного МК. Однако использовать ее для прямого расчета производительности в большинстве случаев нельзя. Дело в том, что длительность машинного цикла цент­рального процессора определяется частотой обмена по внутренним магистралям адре­са и данных /g_us. Соотношение f_XCLK и f_eus индивидуально для каждого процессорного ядра МК. Так для «Intel» MSC-51 f_XCLI/f_gus - 12, для «Microchip» PIC16 f_XCLI/f_BUS = 4, для AVR «Amtel» f_XCL/f_BUS = 1. В МК «Motorola» HC08 тактирование осуществляется с исполь­зованием умножителя частоты и f_gus > f_XCLK Поэтому при сравнении производительности различных МК следует сопоставлять максимальную частоту тактирования межмодуль­ных магистралей f_BUS, а не приведенную в паспортных данных f_XCLK. Численные значения f_gus для популярных семейств 8-разрядных МК приведены в табл. 4.1.

По определению МК с RISC-архитектурой должны иметь более высокую производи­тельность по сравнению с CSIC МК при одной и той же частоте внутренней магистрали f_eus, так как первые выполняют каждую команду за один машинный цикл, а последние -за несколько. Для МК с RISC-архитектурой время выполнения любой операции состав­ляет 1//g_us, следовательно, их производительность (в MIPS) равна f_BUS(B МГц). Например, производительность МК PIC16 составляет 5 MIPS, МК AVR - 20 MIPS. В МК с CISC-архи­тектурой число циклов выполнения операции «регистр-регистр» составляет от 1 до 3, что снижает производительность.

Однако такая оценка производительности является общей. Она не учитывает осо­бенности алгоритмов управления, используемых в каждой конкретной области примене­ния. Так, при реализации быстродействующих регуляторов основное внимание следует уделять времени выполнения операций умножения и деления, которые требуются при реализации уравнений различных передаточных функций. А при реализации кнопочной станции кабины лифта следует оценивать время выполнения только логических функ­ций, которые используются при опросе клавиатуры и при генерации протокола последо­вательного интерфейса связи с контроллером управления движения, который оптимизи­рует перемещение между этажами сразу нескольких кабин лифта. В задачах оптималь­ного управления по таблицам, которые характерны для устройств силовой электроники, на первый план выходит возможность быстрого перебора больших таблиц данных. По­этому в критических ситуациях, связанных с требованиями высокого быстродействия, следует оценивать производительность на основе тех операций, которые преимуществен­но используются в алгоритме управления и имеют ограничение по времени выполнения.

В задачах управления объектом в реальном времени существует еще один очень важный фактор производительности, который никак не отображается числом операций в секунду. Это время перехода на подпрограмму прерывания по запросу внешнего уст­ройства или периферийного модуля. В процессе перехода на подпрограмму прерыва­ния каждый МК должен:

• распознать запрос на прерывание;

• дождаться завершения выполнения текущей команды;

• сохранить программный счетчик PC и некоторые регистры центрального процессора в стеке, загрузить вектор прерывания;

• выполнить некоторые вспомогательные команды;

• и лишь затем приступить к выполнению алгоритма обслуживания устройства, которое

вызвало это прерывание;

Суммарное время перехода на подпрограмму прерывания определяется архитектурой процессорного ядра МК и частотой его тактирования.