Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
мпс с 524 по 631.doc
Скачиваний:
6
Добавлен:
16.04.2019
Размер:
2.54 Mб
Скачать

Поддержка протоколов в коммуникационных контроллерах

5.3. Поддержка протоколов в коммуникационных контроллерах

5.3.1. ДОСТУП К ЛИНИЯМ Т1/СЕРТ. ПОДДЕРЖКА BASIC ISDN

Последовательный интерфейс. Физический интерфейс SI (Serial Interface) может работать в двух режимах: TSA и NMSI. Режим ISA (Time Slot Assigner) или мультиплек­сированный режим объединяет передачу данных от нескольких каналов ввода/вывода в режиме временного мультиплексирования на общие выводы. В контроллере МРС860 (рис. 5.73) блок TSA имеет собственные внешние контакты для двух каналов временного мультиплексирования: TDMa и TDMb (Time Division Multiplexed). При совместной работе нескольких каналов в коммуникационных контроллерах возможна любая комбинация режимов работы TSA и NMSI для каждого из каналов.

В режиме TSA синхронизация работы каналов осуществляется через внешние кон­такты (TCLOCK и RCLOCK в СРМ или TCLK и RCLK в СР) от внешнего источника. Каж­дый TDM-канал имеет независимые приемник и передатчик, которые используют каж­дый свою внешнюю синхронизацию через контакты RCLOCK и TCLOCK, и свои внешние стробирующие сигналы RSYNC и TSYNC, которые уведомляют о начале нового кадра данных. Работа каждого TDM-канала может быть запрограммирована на срабатывание или по положительному или по отрицательному фронту тактового сигнала.

Максимальная частота синхронизации TSA-каналов - это системная частота, деленная на 2,5 (SyncCLK/2,5). Напомним, что модуль конфигурации системы SIM60 может произво­дить предварительное деление системной частоты. Системная частота зависит от частоты внешнего источника тактирования контроллера (обычно это кварц) и равна 1/2 частоты внеш­него кварца. Например, если частота кварца 25 МГц, то SyncCLK равна 12,5 МГц.

Блок Time Slot Assigner (TSA) обеспечивает на каждом TDM-канале объединение дан­ных от двух-четырех любых SCC-контроллеров и двух SMC-контроллеров в два мульти­плексированных интерфейса с временным разделением TDM (рис. 5.74), использующих форматы:

  • Motorola Interchip Digital Link (IDL);

  • General Circuit Interface (GCI), известный как IOM-2;

  • Pulse Code Modulation (PCM) Highway Interface;

  • Т1/СЕРТ-ЛИНИЙ;

  • User-defined interace.

1MB J J

I I

I I

ROUTE RAM

TX/RX RAM CONTROL

MODE REGISTER

COMMAND REGISTER

STATUS REGISTER

CLOCK ROUTE

Т

Т

.2 SCC1

SCC2 SCC3 SCC4

SMC | MU>

1 SMC

( | | MUX || MUX | |

MUX | | MUX | | MUX

:

I

I

Г

' I

' t "

" TCLOCKS RCLOCKS , TX/RX

ONMULTI

PLEXED

SERIAL IN PINS

TERFACE

(NMSI)

TIME SLOT ASSIGNER

1

TSYNC RSYNC

1 TCLOCKS RCLOCKS . TX/RX

' TDM А, В * TDM А. В STROBES PINS

N

Рис. 5.73. Структура последова­тельного интерфейса в контрол­лере МРС860

545

КОММУНИКАЦИОННЫЕ МИКРОКОНТРОЛЛЕРЫ И СИСТЕМЫ НА ИХ ОСНОВЕ

TDMa

MULTIPLEXED-интерфейс

NMSI-интерфейс

Рис. 5.74. Мультиплексирование каналов в контроллере МРС860

В немультиплексируемом режиме NMSI (Nonmultiplexed Serial Interface) каждый канал - SCC или SMC имеет собственные внешние контакты (через контакты парал­лельных портов А, В и С) и может работать независимо от других каналов.

Каждый SCC-канал в режиме_ЫМ51_поддерживает следующие модемные сигналы: TXD, RXD, TCLK, RCLK, RTS, CTS , CD . Поддержку дополнительных сигналов DSR и DTD пользователь может запрограммировать через порты ввода/вывода. В СРМ каналы SMC также имеют четыре внешних контакта: SMTXD, SMRXD, CLK и SMSYNC. Если контроллер канала ввода/вывода работает в мультиплексируемом режиме, то его NMSI-выводы могут быть использованы для других целей как линии параллельных портов.

В режиме NMSI в СРМ каждый канал может тактироваться или от восьми внешних источников тактовых сигналов, или от четырех встроенных генераторов скорости пере­дачи BRG. В режиме NMSI максимальная частота синхронизации каналов - это систем­ная частота, деленная на два (SyncCLK/2).

Настройка режимов работы последовательного интерфейса. Главным регистром, который определяет работу физического интерфейса SI в мультиплексируемом TSA- и немультиплексируемом NMSI-режимах, является регистр режима SIMODE (рис. 5.75).

Биты SMC1 и SMC2 определяют режим работы соответствующих каналов управле­ния SMC1 и SMC2 (0 - режим NMSI, 1 - режим TSA). Каналы SMC могут иметь независи­мые источники тактирования, но всегда приемник и передатчик одного канала использу­ют одну частоту синхронизации, и, если каналы SMC работают в немультиплексируемом режиме NMSI, то биты SMC1CS и SMC2CS определяют источник тактирования для дан­ного канала управления (табл. 5.42).

546

ПОДДЕРЖКА ПРОТОКОЛОВ В КОММУНИКАЦИОННЫХ КОНТРОЛЛЕРАХ

0

1 2 3

4 5

678 9 10 11 12 13 14 15

SMC2

SMC2CS

SDMb

RFSDb I DSCb I CDTb I STZb I CEb

FEb

GMb I TFSDb

16

17 18 19

21

22 23 24 25 26 27 28 29 30 31

SMC1

SMC1CS

SDMa

RFSDa I DSCa I CDTa I STZa IcEa

FEa

GMa I TFSDa

Рис. 5.75. Формат регистра настройки режимов работы последовательного интерфейса SIMODE в контроллере МРС860

Во всех коммуникационных контроллерах интерфейс SI поддерживает режимы конт­роля аппаратуры приемника и передатчика. Биты SDMa и SDMb определяют, какой ре­жим контроля выбран для канала TDMa и канала TDMb (табл. 5.43).

В режиме автоматического эха канал сразу же передает принятый от физического интерфейса бит данных. Значения сигналов на контакте L1 GRx игнорируются. В режиме внутренней петли происходит внутреннее соединение выводов LITXDx и LIRXDx. Дан­ные передаются по линии LITXDx и сразу же читаются. Сигнал L1RQx выставляется нормально, а значения сигналов на входах L1 RXDx и L1 GRx игнорируются. Режим цикли­ческого контроля работает аналогично режиму внутренней петли, только он предназна­чен для контроля работы аппаратуры приемника и передатчика без воздействия на вне­шние выводы микросхемы. Поэтому внешние выводы LITXDx и L1RGx остаются в неак­тивном состоянии.

В модуле СРМ предусмотрена возможность работы с повышенной частотой синхро­низации, так как некоторые TDM-каналы при работе в режиме GCI-интерфейса требуют, чтобы на каждый битовый интервал приходилось по два периода тактового сигнала. Биты DSCa и DSCb, если они равны единице, определяют для своего канала TDMx режим работы с удвоенной частотой.

Таблица 5.42