- •1. Осн.Параметры и характеристики ис
- •11.Классификация триггеров. АсинхронныеRs-триггеры с прямыми и инверсными входами.
- •3. Структура потенциальных элементов цэвм.
- •8.И2л:осн.Хар-ки.Баз.Лог.Элемент
- •6.Кмдп: осн хар-ки. Базовый лог элем-т
- •10. Преобразователи уровней
- •18. Классификация регистров. Параллельно-последовательные регистры.
- •17.Классификация триггеров. Специализированные характеристики триггеров.
- •38.Запоминающие устр-ва(зу):классификация,прим-ие, осн.Хар-ки.
- •2. Цифр.И анал.Эвм. Классификацияэл-вЦвм
- •9. Типы выходов цифровых элементов.
- •4. Ттл: осн хар-ки. Базовый лог элем-т.
- •7. Эсл: осн хар-ки. Базовый лог элем-т
- •36.Мультиплексоры:назнач-е,осн.Схемы,применение
- •19. Классификация регистров. Параллельные
- •20. Классификация регистров. Последоват.Регистры.
- •21. Классификация счетчиков.Вычит.Асинхр.Счетчики.
- •22. Классификация счетчиков.Сумм.Асинхр.Счетчики.
- •23. Классификация счетчиков.Реверсивн.Счет-ки
- •24. Класс-ция счет-в.Недвоич.Сч-ки.Синтез недв.Сч-ков
- •25.Классификация счет-ков.Синхр.Счетчики
- •26. Классификация счетчиков. Специализированные характеристики счетчиков.
- •27.Классификация сумматоров.Одноразр.Сумматоры.
- •29)Классификация сумматоров.Парал.Сумматор с параллельным переносом.
- •28)Классификация сумматоров.Последовательный многоразрядный сумматор.
- •32.Дешифраторы:наращ-е размерности дешифраторов:
- •34. Преобразователи кодов: назначение, основные типы.
- •35.Демультиплексоры(д):назнач-е,осн.Схемы,прим-ие
- •33.Шифраторы: назначение,осн.Схемы,применение.
- •31.Дешифраторы:назначение,осн.Схемы, применение:
- •41.Запоминающие устр-ва(зу):Блочная структура
- •42.Классификация пзу.Зэ неперепрограммируемых пзу:
- •43. Классификация пзу.Зэ программируемых пзу
- •45. Классификация озу.Зэ статических озу.
- •46. Структурная схема кмоп озу
- •48.Спец.Элементы эвм:элементы задержки
- •47. Классификация озу. Зэ динамических озу.
- •49.Спец.Элементы эвм: формирователи импульсов
- •50.Спец.Элементы эвм: генераторы
27.Классификация сумматоров.Одноразр.Сумматоры.
Сумматор-комбинац.схема,вып.лог.ф-цию сложения.
Сумматоры классифицируют:
1)По принятой системе счисления и кодирования(дв; 2-10; 10 и др.);2)По способу организации суммирования(комби-национные и накапливающие);3)По способу обработки многоразрядных чисел(посл,парал.и пар-послед).
Для сложения многоразр.чисел сумматор предст.собой набор 1разр.сумматоров,им.входы для слагаемых и переноса из мл.разряда и выходы суммы и переноса в ст.разряд.Независимо от того сумматор комбинац. или накопит.типа,он м.б. послед,паралл.или паралл-послед.
Одноразрядный полусумматор
Этот вид сумматора обеспечивает операцию сложения двух одноразрядных чисел a и b. Так как при a = 1 и b = 1 возникает перенос единицы, полусумматор должен иметь два выхода: для отображения суммы и сигнала переноса. Функционирование полусумматора соответствует таблице истинности (табл. 1), из которой видно, что сигнал суммы s может быть получен с помощью сумматора по модулю два (s = ab ab), а сигнал переноса p – при помощи схемы "И" (p = ab). На рис. 1 представлена схема полусумматора, реализованная в основном базисе, и его условное обозначение.
Полный сумматор
При сложении многоразрядных двоичных чисел в каждом разряде, кроме младшего, необходимо учитывать возможный перенос из предыдущего разряда (табл. 2). Таким образом, полусумматор может быть использован лишь для сложения младших разрядов слагаемых. Для сложения остальных разрядов необходим полный сумматор – устройство для сложения трех двоичных чисел, одним из которых является перенос из предыдущего разряда.
Схема может быть построена на 2 полусумматорах (см. рис. 2), в первом из которых складываются числа a и b, а во втором полусумматоре производится сложение суммы этих чисел s с числом p. Перенос в старший разряд возникает либо когда a = b = 1 (т.е. на выходе первого полусумматора), либо когда 1 равныa или b и есть сигнал переноса из предыдущего разряда (т.е. на выходе второго полусумматора).
29)Классификация сумматоров.Парал.Сумматор с параллельным переносом.
а) на выходе i-го разряда будет перенос, если ai и bi равны единице, независимо от значения переноса сi на входе разряда. Это первая составляющая выражения
б) на выходе i-го разряда будет перенос, если ai или bi равны единице и на входе разряда есть перенос сi. Это вторая составляющая выражения (1.2). Первую составляющую выражения (1.2) назовем: образование переносаgi = aibi,Сложение чисел, содержащих более четырех разрядов, можно реализовать путем последовательного подключения нескольких четырехразрядных сумматоров. При этом перенос с4 подключался бы к входу переноса с0 следующего, более старшего сумматора. Однако такое построение схемы не совсем логично: тогда как перенос внутри каждой группы осуществляется параллельно, перенос от одной группы к другой производится последовательно.
Для достижения возможно малого времени выполнения операции сложения необходимо и перенос от группы к группе осуществлять параллельно