Логический анализатор (Logic Analyser)
Внешний вид анализатора показан на рис.8. Анализатор предназначен для отображения на экране монитора 16-разрядных кодовых последовательностей одновременно в 16 точках схемы, а также в виде двоичных чисел на входных клеммах-индикаторах и в виде шеснадцатеричных чисел. Он снабжен также двумя визирными линейками (как в осциллографе в режиме ZOOM), что позволяет получать точные отчеты временных интервалов Т1, Т2 и Т2-Т1, а также линейкой прокрутки по горизонтали, что позволяет анализировать процессы на большом временном интервале. В блоке "Clock" имеются клеммы для подключения как обычного "Extend", так и избирательного "Qualifier" источника запускающих сигналов, параметры которых могут быть установлены с помощью меню на рис. 9, вызываемого кнопкой "Set".
рис.8
рис.9
Запуск генератора можно производить по переднему "Positive" или заднему "Negative" фронту запускающего сигнала с использованием внешнего "Externl" или внутреннего "Internal" источника. В окне "Clock qualifier" можно установить значение логического сигнала 0, 1 или Х, при котором производится запуск анализатора. Дополнительные условия запуска анализатора могут быть выбраны с помощью диалогового окна, которое вызывается кнопкой "Set" в блоке "Trigger". С помощью этого окна в каналах А, В и С можно задать нужные двоичные 16-разрядные комбинации сигналов и затем в строке "Trigger combinations" установить дополнительные условие отбора (А or В - запуск анализатора от канала А или В; А then В - запуск от канала А, если сигнал в канале В=1; (А or В) then С - запуск от канала А или В, если сигнал в канале С=1). В окне "Trigger qualifier" можно задать 1, 0 или Х, при наличаи которых производится запуск анализатора.
Логический преобразователь (Logic Converter)
Внешний вид показан на рис.10. На лицевой панели преобразователя показаны клеммы входов А, В, ..., Н и одного выхода "OUT", экран для отображения таблицы истинности исследуемой схемы, экран-строка для отображения ее булева выражения. В правой части панели расположены кнопки управления процессом преобразования "Conversions". При нажатии получим:
-
таблицу истинности исследуемого
устройства из логической схемы.
-
булево выражение, реализуемое устройством
из таблицы истинности.
-
минимизированное булево выражение из
таблицы истинности.
-
таблицу истинности из булева выражения.
-
схему устройства на логических элементах
без ограничения их типа из булева
выражения.
-
схему устройства только на логических
элементах И-НЕ из булева выражения.
рис.10
Синтез логического устройства по таблице истинности.
Щелчком мыши по входным клеммам А, В, ..., Н, начиная с клеммы А, активизируем мышью требуемое число входов анализатора, в результате чего на экране анализатора получим начальную таблицу истинности, в которой будут представлены все возможные комбинации входных сигналов и соответствующие им значения логических сигналов (0 или 1) в солбце, размещенным на экране анализатора справа. В этом столбце записываем, в соответствии с заданием, 1, 0 или Х в строках, которые по комбинациям входных сигналов соответствуют заданным. Данные в столбцах А, В, ..., Н редактирования не требуют, поскольку в этих столбцах уже имеются все возможные комбинации.