Классификация процессоров по назначению:

– однопрограммные процессоры (выполняют одновременно одну программу) и многопрограммные (одновременно выполняют несколько программ);

– мультипроцессоры предполагают параллелизм на уровне процессоров, являются высокопроизводительными системами. В них активными могут быть одновременно несколько процессоров, работа которых согласовывается единым программным обеспечением в целях исключения пересечений решаемых задач;

– многоядерные процессоры реализуются размещением нескольких ядер на одном кристалле. В частности, «двухъядерность» означает наличие на кристалле двух независимых процессоров, работающих одновременно (параллельно), что способствует увеличению производительности ЭВМ на 80-100%. Современные двухъядерные процессоры компании AMD построены на основе ядер Opteron и Athlon;

– конвейерные процессоры предполагают параллелизм на уровне команд. Выполнение любой команды разбивается в конвейере на несколько этапов (стадий), выполняемых определённой частью аппаратного обеспечения (блоками АЛУ). Причём эти блоки могут работать параллельно, т.е. после обработки текущей стадии команды освободившийся блок может сразу же переключиться на выполнение аналогичной стадии следующей команды, не дожидаясь, пока все стадии текущей команды будут окончательно выполнены. Различают скалярные процессоры (с одним конвейером) и суперскалярные (c двумя и более конвейерами, выполняющими параллельно независимые инструкции). Применение конвейерной технологии увеличивает скорость работы процессора в 5-10 раз при той же тактовой частоте;

– сопроцессоры (арифметические расширители) – дополнительные процессоры, предназначенные для расширения списка команд, выполняемых центральным процессором. Самостоятельно не используются. Сопряжение микропроцессора с сопроцессором обычно выполняется простым объединением их выводов без дополнительных микросхем, а их взаимодействие поддерживается с помощью контроллера прерываний;

– нейропроцессоры – процессоры для нейроподобных систем [9], предназначенных для реализации систем искусственного интеллекта. Современные нейропроцессоры, например, 64-разрядный процессор Neuromatrix Л1879ВМ1, позволяют за счёт особенностей архитектуры (наличие векторного сопроцессора) достигать высокой производительности при работе с большими потоками данных и выполнении матричных операций;

– сигнальные процессоры – класс микропроцессоров для работы в измерительных и управляющих устройствах. Включают аналого-цифровые и цифроаналоговые преобразователи.

Эволюция микропроцессоров фирмы Intel (начиная с 1989 г.):

– «Intel 80486» – появился в 1989 г., 32-разрядный процессор, число транзисторов – 1,2 млн., скалярный, имеет встроенный (в корпус процессора) сопроцессор, тактовая частота 50 МГц;

– «Pentium» (другое название Р5) – появился в 1993 г., содержит 3,1 млн. транзисторов, суперскалярный (имеет два конвейера, в связи с чем может выполнять одновременно две взаимно независимые инструкции); имеет встроенный сопроцессор, тактовая частота – до 233 МГц;

– «Pentium Pro» (другое название Р6) – появился в 1995 г., содержит 21 млн. транзисторов, суперскалярный (имеет три конвейера, в связи с чем может одновременно выполнять три инструкции), имеет встроенный сопроцессор, тактовая частота 150 или 166 МГц;

– «Pentium II» – появился в 1997 г., имеет ту же структуру P6, что и «Pentium Pro», однако отличается конструктивно (процессор выполнен не в виде отдельной микросхемы, а в виде компактной печатной платы с набором микросхем), тактовая частота для различных версий – до 500 МГц;

– «Pentium III» – имеет ту же структуру Р6, но отличается более быстродействующим ядром процессора, тактовая частота 1 ГГц;

– «Pentium IV» – появился в конце 2000 г., имеет то же ядро Р6, отличается быстродействием (тактовая частота превышает 1 ГГц).

АЛУ	сопро- цессор			АЛУ		сопро- цессор
конвейер				конвейер	конвейер
кэш L1 8 Кбайт				кзш L1 16 Кбайт

Intel 80486DX Pentium (Р5)

АЛУ			сопро- цессор		АЛУ			сопро- цессор
кон-вейер	кон-вейер	кон-вейер			кон-вейер	кон-вейер	кон-вейер
кэш L1 16 Кбайт					кэш L1 32 Кбайт
кэш L2 256 Кбайт					кэш L2 512 Кбайт

Pentium Pro (Р6) Pentium II, Pentium III, Pentium IV

Рис. 1.7. Структурные схемы процессоров Intel серии Pentium

Классификация процессоров по способу работы с системной памятью. Различают два основных принципа построения микропроцессоров: гарвардская архитектура и архитектура фон Неймана (см. выше).

Классификация процессоров по принципу исполнения команд. Процессоры разделяют на две группы [1]:

– RISC [Redused Instruction Set Computing] – вычислитель с сокращённым набором команд;

– CISC [Complex Instruction Set Computing] – вычислитель со сложным набором команд (технология и архитектура процессоров корпорации Intel).

Основанием для данной классификации послужило то обстоятельство, что сложные логические устройства в целом реализуются с применением либо «жёсткой» (или схемной) логики, когда акцент сделан в сторону аппаратного решения на основе интегральных сборок логических элементов, либо программируемой логики, обеспечивающей «гибкость» и многообразие решаемых задач при использовании набора программ и несложного процессора в виде сумматора двоичных чисел.

RISC - процессоры характеризуются наличием в ядре процессора операционного и управляющего блоков, реализованных в виде автомата с «жёсткой» логикой. Преимуществом этого метода является то, что в связи с отсутствием микропрограмм команда может быть выполнена всего за один такт, в связи с чем в большинстве случаев быстродействие у RISC - процессоров выше, чем у CISC-процессоров. В RISC - процессорах декодирование и формирование управляющих сигналов для реализации команд осуществляются аппаратно за счёт использования схемной логики. Вопросам проектирования схем операционных и управляющих блоков для специализированных АЛУ на основе элементов интегральной логики посвящён раздел в [2].

CISC - процессоры характеризуются наличием в ядре процессора операционного блока и микропрограммного блока (автомата) управления (МПБУ).

Принцип микропрограммного управления, присущего CISC-процессорам (рис. 6), состоит в том, что каждая i-я команды на основании заданного ей кода операции (КОП) представляется соответствующим набором микрокоманд, которые могут размещаться в виде кодов в программируемой логической матрице в заданной последовательности, называемой микропрограммой, а каждая микрокоманда дешифрируется и представляется набором микроопераций, т.е. совокупностью управляющих импульсов, поступающих на операционный блок для управления работой интегральных логических устройств (триггеров, сумматоров, регистров и др.).

Рис. 1.8. Структура микропрограммного автомата с программируемой логикой