- •Схемотехника систем управления
- •1. Устройства числового программного управления
- •1.1. Задачи, решаемые учпу
- •Функции учпу
- •Структура учпу
- •2. Основные вопросы организации системных интерфейсов
- •Термины и определения, используемые в интерфейсах
- •2.2. Характеристики интерфейсов
- •2.3. Классификация интерфейсов
- •2.4. Управление обменом в системных интерфейсах
- •Программно-управляемая передача данных
- •Синхронный обмен
- •2.4.3. Асинхронный обмен
- •2.4.4. Обмен в режиме прерывания программы
- •Программный опрос
- •Опрос по дейзи-цепочке
- •Прерывание по вектору
- •Многоуровневые прерывания
- •Прямой доступ к памяти
- •3. Интерфейс магистральный параллельный
- •3.1. Назначение, принцип действия, основные характеристики
- •3.2. Одиночный адресный обмен
- •3.3. Одноуровневая процедура прерывания
- •3.4. Процедура передачи управления магистралью
- •4. Интерфейс и41
- •4.1. Назначение, принцип действия и характеристика интерфейса
- •4.2. Порядок обмена сообщениями
- •4.3. Операции прерывания
- •4.4. Операции смены задатчика
- •5. Модули микропроцессорных систем управления типа cnc
- •5.1. Модули вввода дискретных сигналов
- •5.2. Модули вывода управляющих сигналов
- •5.3. Модули адаптивного управления
- •5.4. Модули управления приводами
- •5.5. Модули измерительных преобразователей
- •5.6. Модули связи с оператором
- •6. Интерфейс магистральный последовательный гост 26765.52-87
- •7. Интерфейс rs-232c
- •8. Микросхемы малой степени интеграции и особенности их использования в су
- •8.1. Логические элементы с открытым коллектором
- •8.2. Дешифраторы адреса
- •8.3. Организация управления в схемах модулей связи с объектом
- •9. Диагностика работоспособности технологического оборудования
- •10. Общие сведения о системе проектирования печатных плат pcad
- •Графический редактор принципиальных схем pcad Schematic
- •Графический редактор печатных плат pcad рсв
- •Разработка принципиальных электрических схем в pcad Schematic
- •Разработка печатных плат в pcad pcb
- •Оптимизация расположения компонентов по команде Utils/Optimize Nets, если необходимо.
- •Разработка электронных компонентов для саппп pcad
- •Библиографический список
Прерывание по вектору
Общая схема реализации прерывания по вектору приведена на рис. 2.5 для одного устройства.
Рис. 0.3. Прерывание по вектору
В ответ на запрос прерывания INR сигнал подтверждения прерывания IAK отпирает буфер (BF) вектора, и на шину данных (DAT) выдается адрес вектора прерывания, который представляет собой специальный код идентификации и рассматривается процессором как адрес ячейки памяти, в которой записан начальный адрес подпрограммы обработки прерывания. Данные от обслуживаемого устройства передаются в шину данных через буфер (BF данных). Устройства с прерыванием программы по вектору могут быть объединены по дейзи-цепочке.
В интерфейсе может использоваться несколько линий запросов прерывания. В этом случае данные линии подключаются к контроллеру прерываний процессора. Приоритет устройств определяется линией, к которой подключено устройство.
В интерфейсах может быть несколько линий запросов прерываний. В этом случае линии запросов подключаются к контроллеру прерываний, и каждой линии задаётся определённый уровень приоритета. Устройства, подключаемые к данным линиям, обладают таким же приоритетом, как и линии. Вектор прерывания в таких схемах формируется контроллером прерывания процессора. Несколько устройств подключаемых к одной линии запроса прерывания могут быть объединены по дейзи-цепочке, либо может быть использован программный опрос для определения устройства, запросившего прерывание по данной линии.
Кроме внешних прерываний в процессорах могут присутствовать внутренние прерывания от различных устройств, которые имеют соответствующие вектора прерывания в общей таблице адресов векторов прерывания.
Многоуровневые прерывания
Многие современные микроЭВМ имеют две и более линий прерывания, по которым могут быть организованы приоритетные цепи. В свою очередь, между входами прерывания процессора, также существует распределение приоритетов.
Многоуровневые прерывания (прерывание прерывания) возможны во многих процессорах при использовании флажков для маскирования и демаскирования отдельных уровней. Такая возможность успешно используется в системах, где применяются периферийные устройства, как с низким, так и с высоким быстродействием.
Число уровней прерываний определяется числом входных линий запроса прерывания и глубиной стековой памяти для сохранения состояния процессора. Поскольку в режиме прерывания обмен производится под управлением программы, то он также является программно управляемым обменом.
При передаче данных в режиме прерывания программы для обмена требуется прекратить выполнение основной программы процессора, запомнить текущее состояние и перейти к подпрограмме обслуживания прерывания, после выполнения которой надо восстановить состояние процессора.
При интенсивном потоке внешних запросов на обслуживание, что особенно характерно для систем сбора и обработки данных, обмен в режиме прерывания приводит к значительным задержкам в выполнении основной программы. Поэтому для внешних устройств, для которых характерным является интенсивный обмен данными с системной памятью микроЭВМ, наиболее эффективен обмен в режиме прямого доступа к памяти.