- •Перелік питань до державної атестації окр «бакалавр» для студентів напряму6.050102 (ксм) денної форми навчання (2011/2012 н.Р.)
- •1Теоретична частина
- •1.1Архітектура комп’ютерів
- •1.2Комп’ютерна схемотехніка
- •1.3Периферійні пристрої
- •1.4Комп’ютерні системи
- •1.5Системне програмне забезпечення
- •1.6Паралельні та розподілені обчислення
- •1.7Комп’ютерні мережі
- •1.8Автоматизація проектування комп’ютерних систем
- •1.9Моделювання систем
- •1.10Синтез цифрових систем на кристалі
- •1.11Захист інформації в комп’ютерних системах
- •1.12Апаратні засоби комп’ютерних систем
- •1.13Мікроконтролери і мікроконтролерні системи
- •2Практична частина
- •2.1Комп’ютерна схемотехніка
- •2.2Комп’ютерні системи
- •2.3Комп’ютерні мережі
- •2.4Паралельні та розподілені обчислення
- •2.5М Рисунок 2.4 Рисунок 2.5 оделювання і проектування систем
- •2.6Синтез цифрових систем на кристалі
- •2.7Апаратні засоби комп’ютерних систем
- •2.8Мікроконтролери і мікроконтролерні системи
- •3Перелік посилань
- •3.1Архітектура комп’ютерів
- •3.2Комп’ютерна схемотехніка
- •3.7Комп’ютерні мережі
- •3.8Моделювання систем
- •3.9Апаратні засоби комп’ютерних систем
- •3.10Мікроконтролери і мікроконтролерні системи
1.8Автоматизація проектування комп’ютерних систем
Етапи реалізації HDL моделі в апаратуру (синтез, імплементація, програмування).
Особливості використання операторів іf та case (casex, casez) для синтезу. Директиви синтезу.
Поняття ІP Core. Hard і soft ІP Core. Розробники ІP Core.
Методологія TLM. Моделі цифрових пристроїв у залежності від деталізації пристроїв.
Побудова тестових програм у SystemVerіlog (програми, класи, ассерції, псевдоймовірностне генерування тестів)
Вибіркові дисципліни
1.9Моделювання систем
Безперервні марківські процеси та сфера їх застосування як формальних схем.
Багатоканальна система масового обслуговування з обмеженою чергою.
Одноканальна система масового обслуговування з обмеженою чергою.
Метод зворотних функцій моделювання випадкових величин.
Засоби моделювання випадкових величин. Порівняльні характеристики.
Ієрархічні рівні подання складних систем.
Класифікація моделей.
1.10Синтез цифрових систем на кристалі
Визначення поняття системи-на-кристалі. Узагальнена архітектура системи-на-кристалі.
Технологія проектування систем-на-кристалі.
Технологічні платформи реалізації систем-на-кристалі (системи-на-кристалі, які реконфігуруються та програмуються; системи на кристалах, які програмуються)
Реалізація блокової пам’яті в сімействах Xilinx Virtex IV, Altera Stratix II
Реалізація блоків керування синхронізацією в сімействах Xilinx Virtex IV, Altera Stratix II
Архітектура процесора Altera NIOS II (програмна модель, контролер пріоритетних переривань, контролер прямого доступу до пам’яті).
1.11Захист інформації в комп’ютерних системах
Класифікація шифрів та їхні властивості.
Несиметричні системи шифрування. Алгоритм Ель-Гамаля.
Блокові системи шифрування. Криптоалгоритм ГОСТ 28147-89, його режими.
Цифрові підписи на основі криптоалгоритму RSA.
Функції (послуги) інформаційної безпеки та їх характеристики.
1.12Апаратні засоби комп’ютерних систем
Концепції захищеного режиму процесорів сімейства х86. Перетворення адрес у захищеному режимі. Захист по привілеях. Дескриптори сегментів і системні дескриптори. Таблиці дескрипторів.
Система переривань комп’ютера IBM PC AT. Обробка переривань та виключень у реальному та захищеному режимах.
Контролер переривань i8259A. Внутрішня організація. Ініціалізація та оперативне керування.
Підсистема годинника реального часу RTC CMOS RAM. Порти, програмування та доступ до пам’яті.
Апаратне забезпечення підсистеми таймера комп’ютера IBM PC AT. Режими роботи та програмування PIT i8254. Методи читання.
Підсистема клавіатури IBM PC AT. Режими роботи. Функції процесору клавіатури. Контролер клавіатури (функції, узагальнена структура, призначення портів). Переривання від клавіатури.
Підсистема переривань на базі покращеного контролеру APIC. Організація локального модуля APIC. Функції системного модуля APIC.
1.13Мікроконтролери і мікроконтролерні системи
Швидкодіючий та універсальний механізм непрямо-індексної адресації пам’яті в MCS-296.
Обмін даними між мікроконтролером і зовнішніми пристроями в системах на базі MC68HC11 фірми Motorola через порти В та С.
Інтерфейс зовнішньої пам’яті мікроконтролерних систем на базі MCS-251. Зовнішні цикли шини для вибірки команд, читання й запису даних (сторінковий режим).
Обмін інформацією в послідовній формі в системах на основі мікроконтролерів MCS 51/251.
Енергонезалежна пам’ять даних EEPROM 8-розрядних RISC мікроконтролерів AVR фірми Atmel. Процедури запису та читання одного байту.