- •ОрГэвм - Ответственные
- •1. Развитие и классификация однопроцессорных архитектур компьютеров.
- •2.Конвейерная обработка команд
- •3. Cуперскалярная обработка команд.
- •4. Классификация архитектуры sisd
- •5. Cisc и risc-архитектуры микропроцессоров.
- •6. Vliw-архитектура компьютера и epic-концепция.
- •Vliw-архитектура
- •7. Simd-архитектура. Способы её реализации.
- •8. Многоядерные структуры процессора и многопотоковая обработка команд.
- •9. Технические и эксплуатационные характеристики эвм Производительность компьютера
- •Энергоэффективность процессора
- •10.Энергоэффективность процессора.
- •11. Классификация эвм по назначению и функциональным возможностям.
- •12. Функциональные возможности, пути развития, современные разработки супер эвм и мэйнфреймов
- •Особенности и характеристики современных мэйнфреймов
- •13.Назначение, классификация, структурная организация серверов. Серверы
- •Блейд-серверы
- •14.Классификация, структурная организация персональных компьютеров.
- •15.Функциональные возможности, назначение, платформы рабочих станций.
- •16.Типы данных интеловских процессоров.
- •Данные типа указатель
- •Теги и дескрипторы.
- •17. Структура и форматы команд эвм
- •18.Способы адресации информации в эвм.
- •Базирование способом суммирования:
- •Относительная адресация с совмещением составляющих aи:
- •Индексная адресация
- •Стековая адресация:
- •19.Принципы организации системы прерывания программ.
- •21.Стратегия развития процессоров Intel.
- •22.Особенности процессорной микроархитектуры Intel Core.
- •23.Микроархитектура Intel Nehalem. Микроархитектура Intel Nehalem
- •Усовершенствования вычислительного ядра
- •Новая структура кэш-памяти
- •Реализация многопоточности
- •Интегрированный в процессор контроллер памяти
- •Новая процессорная шина qpi
- •Модульная структура процессора
- •Управление питанием и Turbo-режим
- •Технология Turbo Boost
- •Процессоры Nehalem
- •Технология txt – (Trusted Execution Technology, ранее известная как LaGrande) – защищает информацию, хранящуюся в виртуальных вычислительных средах.
- •24.Семейство процессоров Intel Westmere.
- •25. Иерархическая структура памяти эвм.
- •26.Способы организации кэш-памяти.
- •Прямое распределение
- •Полностью ассоциативное распределение
- •Частично ассоциативное распределение
- •27.Принципы организации оперативной памяти.
- •28.Методы повышения пропускной способности оп. Методы повышения пропускной способности оп
- •29. Методы управления памятью
- •30.Организация виртуальной памяти.
- •31.Общая характеристика и классификация интерфейсов эвм.
- •32.Способы организации передачи данных.
- •Программно-управляемая передача данных
- •Передача по запросу прерывания от пу
- •Прямой доступ к памяти (пдп)
- •33. Системная организация компьютеров на базе современных чипсетов
- •34.Архитектуры вычислительных систем. Сильносвязанные и слабосвязанные многопроцессорные системы. Архитектуры вычислительных систем
- •Сильносвязанные многопроцессорные системы
- •Архитектура smp
- •Слабосвязанные многопроцессорные системы
21.Стратегия развития процессоров Intel.
Стратегия развития Intel заключается во внедрении новых микроархитектур процессоров, основанных на новых поколениях полупроводниковой производственной техники.
Intel использует модель «TICK-TOCK»
«TICK» - новый этап развития полупроводниковых технологий;
«TOCK» - создание новой микроархитектуры (Intel Core, Nehalem, Sandy Bridge).
Этот цикл повторяется, как правило, каждые два года.
Новая микроархитектура сначала «обкатывается» на текущем производственном процессе, а затем переносится на новую производственную технологию, что позволяет осуществлять внедрение единообразной процессорной архитектуры во всех сегментах рынка.
Стратегия развития архитектуры и полупроводниковой технологии, реализуемая Intel, не только позволяет выпускать новые решения в соответствии с запланированными темпами, но и способствует внедрению инновационных решений в отрасли на уровне платформ, расширяя использование преимуществ высокой производительности и энергоэкономичности.
22.Особенности процессорной микроархитектуры Intel Core.
Микроархитектура Intel Core наследует философию эффективного энергопотребления, впервые реализованную в процессорах Intel Pentium M для мобильных ПК. Заимствовав лучшее от ставших основой для настольных и мобильных процессоров Intel микроархитектур Net Burst и Mobile, микроархитектура Intel Core содержит сотни нововведений, но основные из них сводятся к пяти технологическим решениям:
Технология Intel Wide Dynamic Execution (широкое динамическое исполнение).
Динамическое исполнение команд подразумевает суперскалярную архитектуру, способную выполнять анализ потока команд и обладающую возможностями спекулятивного (упреждающего) и внеочередного исполнения команд.
Технология Intel Advanced Digital Media Boost (улучшенные цифровые медиа возможности).
Новая микроархитектура позволяет ускорить работу с SSE инструкциями в два раза. Блоки SSE в данных процессорах полностью 128-битные, что дает возможность увеличить количество данных, обрабатываемых процессором за такт.
Технология Intel Advanced Smart Cache (улучшенный интеллектуальный кэш).
Процессоры с микроархитектурой Core имеют разделяемый между двумя ядрами L2 кэш. Плюсов такого подхода несколько:
Ядра работают синхронно с одними и теми же данными, которые хранятся в общем L2 кэше только однократно.
Значительно снижается нагрузка на оперативную память системы и на процессорную шину.
Технология Intel Smart Memory Access (интеллектуальный доступ к памяти).
Технология Intel Intelligent Power Capability (интерактивное подключение подсистем).
Процессоры получили возможность интерактивного подключения тех собственных подсистем, которые используются в данный момент.
23.Микроархитектура Intel Nehalem. Микроархитектура Intel Nehalem
Основные отличительные черты Nehalem
Основными отличительными чертами данной микроархитектуры являются следующие:
Усовершенствованное по сравнению с Core вычислительное ядро.
Многопоточная технология SMT (Simultaneous Multi-Threading), позволяющая исполнять одновременно два вычислительных потока на одном ядре.
Три уровня кэш-памяти: L1 кэш размером 64 Кбайта на каждое ядро, L2 кэш размером 256 Кбайт на каждое ядро, общий разделяемый L3 кэш размером 4, 8 до 24 Мбайт.
Интегрированный в процессор контроллер памяти с поддержкой нескольких каналов DDR3 SDRAM.
Новая шина QPI с топологией точка-точка для связи процессора с чипсетом и процессоров между собой.
Модульная структура.
Монолитная конструкция – процессор состоит из одного полупроводникового кристалла.
Технологический процесс с нормами производства не менее 45 нм.
Использование двух, четырех или восьми ядер.
Управление питанием и Turbo-режим.