3.1 Функциональные узлы комбинационного типа
Как уже отмечалось, комбинационные схемы не содержат памяти и их выходные сигналы зависят только от совокупности входных значений. Рассмотрим некоторые функциональные узлы, построенные на основе комбинационных схем, в частности, шифраторы и дешифраторы, компараторы, сумматоры.
3.2.1 Шифраторы и дешифраторы
Шифраторы и дешифраторы относятся к преобразователям кодов. Шифратор преобразует код «1 из N» в двоичный, а дешифратор выполняет обратную операцию, преобразует двоичный код в код «1 из N».
Шифратор – это логическая схема, вырабатывающая на выходе определённое двоичное значение длиной n бит в зависимости от того, на каком из её 2n входов присутствует логическая 1. Полный шифратор имеет 2n входов и n выходов.
Условное графическое изображение шифратора приведено на рисунке 3.3, а таблица 3.2 отражает функционирование шифратора на примере шифратора 10 4 (10 входов, 4 выхода). Выходы шифратора принято обозначать их двоичными весами.
|
F0 ... F9 – входы шифратора; a0 ... a3 – выходы шифратора; EI – сигнал разрешения работы шифратора (разрешено при EI=1); EO – сигнал разрешения для разрешения работы следующего шифратора (при наращивании шифраторов). |
Рисунок 3.3 – Условное обозначение шифратора
Таблица 3.2 – Принципы функционирования шифратора
Активный вход |
Выход |
|||
a0 |
a1 |
a2 |
a3 |
|
F0 |
0 |
0 |
0 |
0 |
F1 |
0 |
0 |
0 |
1 |
F2 |
0 |
0 |
1 |
0 |
F3 |
0 |
0 |
1 |
1 |
F4 |
0 |
1 |
0 |
0 |
F5 |
0 |
1 |
0 |
1 |
F6 |
0 |
1 |
1 |
0 |
F7 |
0 |
1 |
1 |
1 |
F8 |
1 |
0 |
0 |
0 |
F9 |
1 |
0 |
0 |
1 |
Если логическая единица может присутствовать на нескольких входах, то применяется приоритетный шифратор, реагирующий на самый старший разряд входного слова. Такие шифраторы часто применяются для определения приоритетного претендента на использование какого-либо ресурса. Каждому устройству назначается претенденту назначается фиксированный приоритет на запрос ресурса. При одновременном наличии нескольких запросов обслуживается запрос с наибольшим приоритетом.
Дешифратор – это логическая схема, которая при подаче на её вход n- разрядного двоичного числа переводит один из своих 2n выходов в активное состояние (состояние логической 1) /4/. Таким образом, полный дешифратор имеет n входов и 2n выходов. Входы дешифратора принято обозначать их двоичными весами.
Условное обозначение дешифратора представлено на рисунке 3.4. Таблицу, отражающую функционирование дешифратора (на примере дешифратора 4 10, приводить не будем в силу её очевидности (они будет представлять собой результат транспонирования таблицы 3.2, приведённой выше).
|
x0 ... x3 – входы дешифратора; F0 ... F9 – выходы дешифратора; EN – сигнал разрешения работы дешифратора (разрешено при EN=1);
|
Рисунок 3.4 – Условное обозначение дешифратора
Шифраторы и дешифраторы используются в функциональных блоках и устройствах, где требуется преобразование кодов. Например, шифратор клавиатуры, шифратор и дешифратор адресов памяти и т.д.