- •302030, Г. Орел, ул. Московская, 65
- •Содержание Введение
- •Модуль 1. Вычислительные машины Лекция 1. Основные понятия вычислительной техники и принципы организации вычислительных машин и систем
- •1.1 Основные понятия и определения
- •1.2 Принципы организации вычислительных машин и систем
- •1.3 Основные характеристики вычислительных машин и систем
- •1.4 Многоуровневая организация вычислительных процессов
- •Вопросы для самопроверки
- •Лекция 2. Простейшие типовые элементы вычислительных машин
- •2.1 Комбинационные схемы
- •1) Конъюнкция (логическое умножение) .
- •2) Дизъюнкция (логическое сложение) .
- •3) Отрицание (инверсия) .
- •4) Конъюнкция и инверсия (Штрих Шеффера) .
- •5) Дизъюнкция и инверсия (Стрелка Пирса) .
- •6) Эквивалентность .
- •7) Отрицание эквивалентности .
- •2.2 Автоматы с памятью
- •2.3 Триггеры
- •2.4 Проблемы и перспективы развития элементной базы вычислительных машин
- •Вопросы для самопроверки
- •Лекция 3. Функциональные узлы комбинационного и последовательного типов
- •3.1 Функциональные узлы последовательного типа
- •3.1.1 Регистры
- •3.1.2 Счётчики
- •3.1 Функциональные узлы комбинационного типа
- •3.2.1 Шифраторы и дешифраторы
- •3.2.2 Компараторы
- •3.2.3 Сумматоры
- •Вопросы для самопроверки
- •Лекция 4. Функциональная организация процессора
- •4.1 Основные характеристики и классификация процессоров
- •4.2 Физическая и функциональная структура процессора
- •4.2.1 Операционное устройство процессора
- •4.2.2 Шинный интерфейс процессора
- •4.3 Архитектурные принципы организации risc-процессоров
- •4.4 Производительность процессоров и архитектурные способы её повышения
- •Вопросы для самопроверки
- •Лекция 5. Организация работы процессора
- •5.1 Классификация и структура команд процессора
- •5.2 Способы адресации данных и команд
- •5.2.1 Способы адресации данных
- •5.2.2 Способы адресации команд
- •5.3 Поток управления и механизм прерываний
- •Вопросы для самопроверки
- •Лекция 6. Современное состояние и тенденции развития процессоров
- •6.1 Архитектурные особенности процессоров Pentium
- •6.2 Программная модель процессоров Pentium
- •6.2.1 Прикладная программная модель процессоров Pentium
- •6.2.2 Системная программная модель процессоров Pentium
- •6.2.3 Система команд и режимы адресации процессоров Pentium
- •6.3 Аппаратная организация защиты в процессорах Pentium
- •6.4 Аппаратные средства поддержки многозадачности
- •6.5 Перспективы развития процессоров
- •Вопросы для самопроверки
- •Лекция 7. Память. Организация памяти.
- •7.1 Иерархическая организация памяти
- •7.2 Классификация запоминающих устройств
- •7.3 Структура основной памяти
- •7.4 Память с последовательным доступом
- •7.5 Ассоциативная память
- •7.6 Организация флэш-памяти
- •7.7 Архитектурные способы повышения скорости обмена между процессором и памятью
- •Вопросы для самопроверки
- •Лекция 8. Управление памятью. Виртуальная память
- •8.1 Динамическое распределение памяти
- •8.2 Сегментная организация памяти
- •Лекция 9. Организация ввода-вывода информации. Системная шина
- •9.1 Организация шин. Системная шина
- •9.1.1 Структура системной шины
- •9.1.2 Протокол шины
- •9.1.3 Иерархия шин
- •9.2 Организация взаимодействия между периферийными устройствами и процессором и памятью вычислительных машин
- •9.3 Внешние интерфейсы вычислительных машин
- •9.3.1 Параллельный порт lpt и интерфейс Centronics
- •9.3.1 Последовательный порт com и интерфейс rs-232c
- •9.3.3 Универсальная последовательная шина usb
- •9.3.4 Беспроводные интерфейсы
- •Вопросы для самопроверки
- •Модуль 2. Вычислительные системы Лекция 10. Вычислительные системы параллельной обработки. Многопроцессорные и многоядерные системы.
- •10.1 Параллельная обработка информации
- •10.2 Классификация систем параллельной обработки данных
- •10.2.1 Классификация Флинна
- •10.2.2 Классификация Головкина
- •10.2.3 Классификация многопроцессорных систем по способу организации памяти
- •10.3 Вычислительные системы на кристалле. Многоядерные системы
- •10.4 Тенденции развития вычислительных систем
- •Вопросы для самопроверки
- •Лекция 11. Организация микроконтроллеров и микроконтроллерных систем
- •11.1 Общие сведения о системах управления
- •11.2 Организация микроконтроллеров и микроконтроллерных систем
- •11.3 Области применения и тенденции развития мк
- •Вопросы для самопроверки
- •Модуль 3. Телекоммуникационные сети Лекция 12. Организация компьютерных сетей
- •12.1 Обобщённая структура компьютерных сетей
- •12.2 Классификация компьютерных сетей
- •Лекция 13. Стандартизация компьютерных сетей. Эталонная модель взаимодействия открытых систем
- •13.1 Понятие «открытой системы». Взаимодействие открытых систем
- •13.2 Эталонная модель взаимодействия открытых систем
- •13.3 Структура блоков информации
- •7 Прикладной 6 Представительный 5 Сеансовый 4 Транспортный 3 Сетевой 2 Канальный 1 Физический
- •Вопросы для самопроверки
- •Лекция 19. Безопасность информации в сети
- •19.2 Стеганография
- •19.2.1 Общие сведения о стеганографических системах
- •19.2.2 Методы стеганографии
- •Вопросы для самопроверки
- •Литература
3.2.2 Компараторы
Компараторы (устройства сравнения) определяют отношения между двумя словами /4/.
Основные отношения, через которые модно выразить все остальные, это «равно» и «больше». Функции, вырабатываемые компараторами, определяются следующим образом: они принимают единичное значение (истинны), если соблюдается условие, указанное в индексе обозначения функции. Например, функция FA=B = 1, если A=B и принимает нулевое значение при A≠B.
В сериях цифровых элементов обычно выпускаются компараторами с тремя выходами «>», «<», «=». Условное обозначение компаратора (на примере компаратора с тремя выходами) представлено на рисунке 3.5.
|
a0 ... a3 – входы для первого слова; b0 ... b3 – входы для второго слова; A<, A=, A> - контакты для наращивания разрядности компаратора (с левой стороны) и выходы компаратора (с правой строны);
|
Рисунок 3.5 – Условное обозначение компаратора с тремя выходами
Каждая операция сравнения вычисляется в соответствии с логической формулой над двоичными переменными. Например, вычисление функции A>B отражено в таблице 3.3.
Таблица 3.3 – Вычисление функции A>B
-
A
B
A>B
0
0
0
0
1
0
1
0
1
1
1
0
Операции сравнения над многоразрядными словами выполняются на основе поразрядных операций над одноимёнными разрядами обоих слов.
3.2.3 Сумматоры
Сумматор – устройство, выполняющее арифметическое сложение кодов /4/. При этом также выполняются дополнительные операции: учёт знаков слагаемых, порядков слагаемых и т.д. Сумматоры применяются как самостоятельные устройства, так и входят в состав арифметико-логических устройств (АЛУ).
По числу входов различают следующие виды сумматоров /4/:
1) Полусумматоры – имеют два входа (по одному для каждого слагаемого) и два выхода (один – для суммы, второй – для единицы переноса). Такие сумматоры не учитывают при сложении текущих разрядов единицу переноса из соседнего младшего разряда.
2) Полные одноразрядные сумматоры – имеют три входа (по одному на каждое слагаемое и ещё один – для единицы переноса из соседнего младшего разряда) и два выхода (как в полусумматорах).
3) Многоразрядные сумматоры – состоят из нескольких полусумматоров или полных сумматоров и используются для сложения многоразрядных слов.
Принципы работы сумматоров рассмотрим на примере полного одноразрядного сумматора. Условное обозначение данного сумматора представлено на рисунке 3.6, а работу описывает таблица 3.4.
|
ai, bi – входы для i-ых разрядов слагаемых; ci-1 – вход для единицы переноса из соседнего младшего разряда; si – выход для суммарного значения i-ых разрядов; ci – выход для единицы переноса i-го разряда. |
Рисунок 3.6 – Условное обозначение сумматора
Многоразрядные сумматоры, в свою очередь, делятся на последовательные и параллельные.
В последовательных сумматорах обработка данных ведётся поочерёдно разряд за разрядом, начиная с младшего, на одном и том же оборудовании. В схему последовательного сумматора входят сдвигающие регистры слагаемых и суммы, а также триггер для запоминания переноса. Регистры и триггер тактируются синхроимпульсами. Сложив младшие разряды, сумматор вырабатывает сумму для младшего разряда и перенос, который запоминается на один такт. В следующем такте складываются вновь поступившие разряды слагаемых с учётом переноса из младшего разряда и т.д. Последовательный сумматор работает медленнее, чем параллельный, но позволяет сохранять промежуточный результат счёта.
Таблица 3.4 – Таблица истинности для полного одноразрядного сумматора
-
ai
bi
ci-1
si
ci
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
В параллельных сумматорах слагаемые обрабатываются одновременно по всем разрядам и для каждого разряда используется своё оборудование. В устройстве применяется принцип «сквозного переноса»: бит переноса, формируемый на каждой стадии процесса сложения должен передвигаться через все последующие стадии до получения окончательного результата. Поэтому такой параллельный сумматор называют параллельный сумматор с последовательным переносом.
Более подробно с перечисленными выше, а также другими функциональными узлами вычислительных машин можно ознакомиться в /4/.
После рассмотрения структуры и принципов работы отдельных функциональных узлов прейдём к изучению основных функциональных блоков компьютеров: памяти, процессора, устройств ввода-вывода.