Вопрос 6. Архитектура процессоров вычислительных систем. Конвейеризация вычислений

1. Выборка команды (ВК). Чтение очередной команды из памяти и занесение ее в регистр команды.

2. Декодирование (ДК). Определение кода операции и способов адресации операндов.

3. Вычисление адресов операндов (ВА). Вычисление исполнительных адресов операндов в соответствии с указанным в команде способом их адресации.

4. Выборка операндов (ВО). Извлечение операндов из памяти. Эта операция не нужна для операндов, находящихся в регистрах.

5. Исполнение команды (ИК). Исполнение указанной операции.

6. Запись результата (ЗР). Занесение результата в память.

Пусть команды выполняются на конвейерной системе с шестью ступенями, соответствующими шести этапам цикла команды. Предполагается, что каждая команда обязательно проходит все шесть ступеней, все этапы имеют одинаковую длительность, равную одной единице времени, и могут выполняться одновременно. Тогда выполнение девяти команд заняло бы 9 * 6 = 54 единицы времени, А использование конвейера позволяет снизить это время до 14 единиц.

Вопрос 7. Архитектура системы команд. Классификация процессоров (cisc и risc)

В упрощенной трактовке время выполнения программы (Tвыч) можно определить через число команд в программе (Nком) среднее количество тактов процессора, приходящихся на одну команду (CPI), и длительность тактового периода.

CISC – Complete Instruction Set Computer (CISC-архитектура, компьютер на микропроцессоре с полным набором команд).

RISC – Reduced Instruction Set Computer (RISC-архитектура, компьютер с сокращенным набором команд).

	CISC	RISC
Количество команд	Много	Мало
Длина программы	Короткие	Длинные
Формат команды	Сложные	Простой
Выполнение команды	За несколько циклов	За 1 цикл
Скорость выполнения программы	Выше	Ниже
Типы адресации	Сложные	Простые
Количество регистров	Мало	Много
Устройство управления	МПУ (микропроцессорное устройство)	Жёсткая логика

Вопрос 8. Архитектуры процессоров вычислительных систем с полным и сокращенным набором команд

Концепция RISC-компьютера сводится к следующим положениям.

1. Выполнение всех (или, по крайней мере, 75% команд) за один цикл.

2. Стандартная однословная длина всех команд, равная естественной длине слова и ширине шины данных и допускающая унифицированную поточную обработку всех команд.

3. Малое количество команд (не более 128).

4. Малое количество форматов команд (не более 4).

5. Малое число способов адресации (не более 4).

6. Доступ к памяти только посредством команд “Чтение“ и “Запись”

7. Все команды, за исключением команд “Чтение“ и “Запись”, используют внутрипроцессорные межрегистровые пересылки.

8. Устройство управления с “жесткой” логикой.

9. Большой (не менее 32, до 500 и более) процессорный файл регистров общего назначения.

К недостаткам RISC-архитектуры следует отнести:

1) принципиальный недостаток — сокращенное число команд: на выполнение ряда функций приходится тратить несколько команд вместо одной в CISC;

2) хотя большое число регистров дает существенные преимущества, само по себе оно усложняет схему декодирования номера регистра, тем самым увеличивается время доступа к регистрам;

3) устройство управления с «жесткой» логикой, реализованное в большинстве RISC-систем, менее гибко, более склонно к ошибкам, затрудняет поиск и исправление ошибок, уступает устройству управления с «гибкой» логикой при выполнении сложных команд.

Относительно архитектуры в CISC информация из таблицы выше.