- •Федеральное агентство по образованию
- •Пояснительная записка
- •Федеральное агентство по образованию
- •1 Литературный обзор
- •2 Разработка структурной схемы устройства функционального контроля восьмиразрядных микроконтроллеров
- •3 Разработка электрической схемы устройства функционального контроля восьмиразрядных микроконтроллеров
- •3.1 Разработка электрической схемы функционального контроля ис в сравнении с эталоном
- •3.2 Разработка электрической схемы, обеспечивающей прием данных из компьютера
- •3.2.1 Разработка электрической схемы для блока «ram 1»
- •3.2.2 Разработка электрической схемы для блока «ст 1»
- •3.2.3 Разработка электрической схемы для блока «ms 1»
- •3.2.4 Разработка электрической схемы для блоков «Буфер данных 1» и «Буфер данных 2»
- •3.2.5 Разработка электрической схемы для блока «Логика управления 1»
- •3.3 Разработка электрической схемы, обеспечивающей передачу данных в компьютер
- •3.3.1 Разработка электрических схем для блоков «ram 2», «ct 2», «ms 2», «Буфер данных 3» и «Буфер данных 4»
- •3.3.2 Разработка электрической схемы для блока «Логика управления 2»
- •4 Выбор и обоснование алгоритмов фт озу
- •4.1 Общие сведенья
- •4.1.1 Способы построения алгоритмических функциональных тестов озу
- •4.1.2 Описание неисправностей в двоичном дш адреса озу
- •4.1.3 Описание неисправностей и методы их устранения в матрице озу
- •4.2 Построение фт, проверяющего озу непосредственно после воздействия специальных факторов
- •4.3 Построение фт, проводящее полную проверку озу после всех спецвоздействий
- •5. Выбор и обоснование фт ппзу. Построение алгоритмов
- •5.1 Особенности функционального контроля зу с преимущественным считыванием информации
- •5.2 Построение фт, проверяющего ппзу непосредственно после воздействия специальных факторов
- •5.3 Построение фт, проводящее полную проверку ппзу
- •6 Выбор и обоснование фт набора команд. Построение алгоритмов
- •6.1 Общие сведенья
- •6.1.1 Общая характеристика
- •6.1.2 Типы команд
- •6.1.3 Типы операндов
- •6.1.4 Группы команд
- •6.1.5 Обозначения, используемые при описании команд.
- •6.2 Построение фт, проверяющего набор команд непосредственно после воздействия специальных факторов
- •6.3 Построение фт, проверяющего набор команд
- •7 Разработка печатной платы для схемы функционального контроля ис в сравнении с эталоном
- •7.1 Создание компонентов и ведение библиотек
- •7.2 Создание компонента кр1533тл2 с помощью программы работы с библиотеками p-cad Library Executive
- •7.3 Создание схемы электрической принципиальной с помощью программы p-cad Schematic
- •7.4 Разработка топологии печатных плат
- •7.5 Топология разработанной печатной платы
- •8 Организационно-экономическая часть
- •8.1 Предварительная оценка планируемой к выполнению проектно- конструкторской работы
- •8.2 Организация и планирование окр
- •8.2.1 Расчет трудоемкости окр
- •8.2.2 Распределение трудоемкости окр по исполнителям
- •8.2.3 Расчет договорной цены научно- технической продукции
- •8.3 Технико- экономический анализ конкурентоспособности новой конструкции рэа
- •8.3.1 Выбор и обоснование товара- конкурента
- •8.3.2 Анализ технической прогрессивности нового устройства контроля
- •8.3.3 Анализ изменений функциональных возможностей нового устройства контроля
- •8.3.4 Анализ соответствия новой конструкции рэа нормативам
- •8.3.5 Образование цен товара- конкурента и нового товара
- •8.3.6 Расчет годовых издержек потребителя в условиях эксплуатации
- •8.3.7 Расчет полезного эффекта
- •8.3.8 Расчет нижнего и верхнего пределов нового товара
- •8.3.9 Образование цены потребления и установление коммерческой конкурентоспособности
- •8.3.10 Обоснование конкурентоспособности новой конструкции рэа. Условия выхода на рынок
- •9 Безопасность жизнедеятельности и экологичность
- •9.1 Безопасность жизнедеятельности
- •9.1.1 Анализ вредных и опасных факторов труда в лаборатории нии
- •9.1.2 Обеспечение санитарно-гигиенических требований к помещениям нии и рабочим местам сотрудников
- •9.1.3 Характеристика шума и мероприятия по его снижению
- •9.1.4 Требования к освещению помещений и рабочих мест
- •9.1.5 Вредные факторы при работе с монитором
- •9.1.6 Противопожарная защита
- •9.1.7 Электробезопасность
- •9.1.8 Электормагнитные поля и их нормирование
- •9.1.9 Расчет вентиляции
- •9.2 Экологичность
- •9.3 Оценка устойчивости микроконтроллера к воздействию проникающей радиации
- •9.3.1 Влияние ионизирующего излучения на кристалл микроконтроллера
- •9.3.2 Расчет защитного экрана от нейтронного излучения
4.1.2 Описание неисправностей в двоичном дш адреса озу
Двоичный ДШ адреса на т выходов может иметь следующие виды неисправностей: отсутствие выборки- ни по одному адресу при считывании или записи не выбирается ни один выход ДШ; многоадресная выборка- по двум или более адресам выбирается один и тот же выход ДШ; неоднозначность выборки- по одному адресу выбираются два или более выхода ДШ; отсутствие одноадресности выборки- при разных адресах при записи и считывании выбирается один и тот же выход дешифратора.
В схеме ДШ строк или столбцов, общей для многих типов ОЗУ, можно выделить входные, выходные и промежуточные (а-f) шины. Возможные функциональные отказы могут быть связаны с такими неисправностями, как замыкание шин или обрывы в них. Если па одном из выходов ДШ устанавливается логическая «1», то это означает, что выбрана одна строка матрицы. Здесь и далее предполагается, что соседние выходы ДШ (управляющие строками или столбцами матрицы) соответствуют соседним числам, выраженным в двоичном коде (соседним логическим адресам). Анализ отказа ДШ при обрывах или замыкании входных, промежуточных пли выходных шин проводится для двух входных младших разрядов с учетом следующих условий: обрыв шины соответствует наличию логической «1» на входе; при замыкании двух шин с инверсными сигналами на шипах устанавливается логический «0». Указаны только те входные адреса, при подаче которых обнаруживаются функциональные отказы. Замыкания между выходными шинами приводят к невозможности выборки строки, так как на выбранной выходной шине сохраняется уровень «0» невыбранной строки. При обрыве выходных шин строка либо постоянно выбрана, либо отключена в зависимости от схемотехники управления адресной части. Одиночный обрыв входных шин приводит к выборке одной строки двумя адресами, отличающимися информацией на оборванной шине, а также выборке только половины матрицы при переборе всех адресов.
4.1.3 Описание неисправностей и методы их устранения в матрице озу
Рассмотрим некоторые виды функциональных отказов, которые могут возникнуть в матрице ОЗУ: отсутствие записи «0» или «1» (ЭП в одном со стоянии); искажение информации в ЭП при записи в соседние ЭП вследствие замыкания или паразитных омических или емкостных связей между ЭП (ложная запись); появление отказов при считывании в зависимости от записанных кодов и больших токов утечки ЭП, подсоединенных к одной разрядной шине (ложное считывание).
Неисправности ЭП, имеющих обрывы или замыкания внутри них, выявляются с помощью простого АФТ «последовательная запись и считывание» «0» и «1» для всех ЭП матрицы. Отказы ОЗУ, связанные с замыканием между шинами в матрице, проверяются аналогично контролю ДШ. При замыканиях между соседними ЭП в зависимости от характера замыканий информация, хранимая в соседних ЭП, совпадает или противоположна друг другу. С помощью АФТ, записывающего и считывающего последовательно все «1», а затем все «0», определяются неисправности ЭП, в которые записана противоположная информация. АФТ «шахматный код» выявляет неисправности соседних ЭП, содержащих одинаковую информацию.
Ложная запись или разрушение информации в элементах памяти, которые не выбираются, происходит при замыканиях или образовании паразитных емкостных или омических связей между двумя ЭП, один из которых выбирается для записи, или между невыбранными ЭП и шинами выборки, считывания или записи.
Различные паразитные емкостные связи между шинами и ЭП приводят к ложной записи в невыбранной ЭП. Ложная запись в ЭП может быть проведена, во-первых, через емкости между ЭП при записи информации в соседние ЭП; во-вторых, через емкости между шинами и ЭП при записи в любой ЭП той строки или того столбца, где находится исследуемый ЭП; в-третьих, через емкости между шинами. Таким образом, рассматривая общий случай влияния паразитных связей, можно заметить, что запись в любой ЭП матрицы может привести к записи в любой другой ЭП или к разрушению его информации.
Для выявления ложной записи в (n- 1) элементы памяти при записи в один ЭП противоположной информации может быть использован АФТ «бегущая «1» («0»)». Если же на основании экспериментальных исследований известно, что ложная запись может произойти только от соседних восьми ЭП (или от четырех без учета угловых), то может быть использован АФТ «обращение к соседним адресам», состоящий из записи «1» («0») в каждый соседний ЭП и считывания инверсной информации из пассивного ЭП. Длительность АФТ составит 128 циклов (или 32/г циклов без угловых ЭП). Если упорядочить операции записи и считывания, то можно уменьшить длительность АФТ до 10nциклов, сохранив при этом возможность выявления ложной записи в любом ЭП при перезаписи информации в любом другом ЭП матрицы. К недостатку такого АФТ можно отнести то, что при обнаружении ложно за писанной информации в ЭП нельзя определить, от какого ЭП при записи произошел сбой.
Ложное считывание информации может возникнуть за счет так называемого суммарного действия элементов памяти в матрице. Суть заключается в том, что, если, на пример, ток утечки одного ЭП не влияет на работоспособность матрицы в целом, то при определенных кодах, записанных в столбец, строку или матрицу, суммарный ток утечки многих ЭП может привести к ложному считыванию информации или перезаписи информации при считывании.
Для выявления подобного вида отказов можно применить АФТ, обеспечивающий считывание из всех ЭП столбца информации «0» («1») на фоне всех «0» или всех «1» в других ЭП столбца. Для контроля ложного считывания в зависимости от кода, записанного во всю матрицу, возможно построение аналогичного АФТ, но при считывании «1» («0») из определенного ЭП на фоне всех «1» пли всех «0» в (п-1) ЭП матрицы. Ложное считывание, например за счет уменьшения тока считывания «1» в разрядной шине, может не проявиться при проведении АФТ, не учитывающего время выборки адреса.