- •Розподіл часу
- •Оцінювання результатів навчання
- •Основна література
- •Додаткова література
- •Методичні вказівки
- •Эволюция аппаратных средств Аппаратная платформа компьютера
- •Персональный компьютер
- •Семейство компьютеров ibm pc
- •Концепция построения компьютера архитектуры ibm pc at
- •Состав системной платы pc-совместимого компьютера
- •Структурная схема пэвм Сompaq Deskpro 386/16
- •Конвертер-согласователь шин
- •Cтруктурная схема контроллера 82c206
- •Архитектура pc-совместимого компьютера как фактор совместимости
- •Время создания и производительность процессоров семейства m68к
- •Микропроцессоры семейства x86, производимые компанией Intel
- •Современные разработки Intel
- •Базовая архитектура и организация 16-разрядных микропроцессоров Структурная схема микропроцессора i8086
- •Формирование физического адреса памяти
- •Программная модель пользователя микропроцессора mc68000
- •Организация и режимы работы процессора mc68000
- •Укрупненная структурная схема микропроцессора i80286
- •Архитектура прикладного уровня 32-разрядных микропроцессоров
- •Строковые типы данных и битовые поля
- •Система команд. Общий формат команд микропроцессоров x86
- •Префиксы команд микропроцессоров x86
- •Префиксы rex
- •Определение разрядности операнда и адреса
- •Формирование физического адреса операнда в памяти для 32-битного режима
- •Блок вычислений с плавающей точкой (fpu) процессоров x86 Общие сведения о блоке fpu x87
- •Система команд fpu x87
- •Принцип работы fpu x87
- •Организация регистрового стека fpu x87
- •Операнды fpu x87
- •Особые случаи представления вещественных чисел в fpu
- •Ожидание
- •Особенности выполнения бинарных операций
- •Пример функционирования регистрового стека fpu x87
- •Регистр состояния (sr, Status Register) fpu x87
- •Формат регистра состояния fpu x87
- •Приоритеты особых случаев fpu
- •Действия, предпринимаемые обработчиком особых случаев fpu
- •Коды условия fpu x87
- •Регистр управления (cr, Control Register) fpu x87
- •Управление округлением и точностью представления вещественных чисел в fpu
- •Регистр тегов (tr) fpu x86
- •Контекст fpu x86 для 16-битного режима
- •Контекст fpu x86 для 32-битного режима
- •Сохранение и восстановление контекста fpu
- •Интерфейсы периферийного уровня
- •Взаимодействие программ, выполняемых cpu, с периферийными устройствами
- •Программный обмен
- •Прямой доступ к памяти
- •Прерывания (Interrupts)
- •Подсистема прерываний компьютера ibm pc at
- •Аппаратные прерывания
- •Исключения
- •Вектор прерывания
- •Способы указания номера вектора прерывания
- •Порядок проверки условий обслуживания прерываний
- •Действия процессора при возникновении прерывания или исключения
- •Особенности обслуживания немаскируемых аппаратных прерываний
- •Особенности обслуживания маскируемых аппаратных прерываний
- •Обслуживание маскируемых аппаратных прерываний в компьютере ibm pc at
Интерфейсы периферийного уровня
1.Взаимодействие возможно только через контроллеры (адаптеры) устройств, соединенные с системной шиной.
2.Способы взаимодействия с устройствами определяются интерфейсом контроллера.
Взаимодействие программ, выполняемых cpu, с периферийными устройствами
Способы:
программный обмен;
прямой доступ к памяти;
прерывания.
Программный обмен
Реализуется с помощью:
инструкций ввода-вывода для _________ _______________;
инструкций обращений к ____________ _________, находящейся в устройстве.
1.Указанные инструкции размещаются в прикладной программе или драйверах, которыми она пользуется.
2.Реальное физическое взаимодействие с устройством происходит в момент выполнения инструкций.
Свойства и виды программного обмена
Свойства:
(+) максимально упрощенная интерфейсная часть периферийного устройства;
(-) дополнительная нагрузка на центральный процессор.
Виды:
программно-управляемый обмен;
блочный обмен.
Программно-управляемый обмен
Перед передачей очередного байта программно анализируется (и ожидается) готовность устройства, для чего считывается его ___________ ______________.
Пример: драйвер параллельного порта в стандартном режиме (строб данных формируется двумя инструкциями OUT).
Недостатки:
сильная загрузка процессора;
невозможность достижения высоких скоростей передачи данных.
Блочный обмен
Программируемый ввод-вывод (PIO, Programmed Input/Output).
___________ байтов, слов или двойных слов между памятью и портом ввода-вывода пересылается с помощью одной инструкции _____ ____________.
Для инструкций задаются:
начальный адрес памяти;
длина блока;
адрес порта;
направление изменения адреса памяти (инкремент или декремент).
PIO и соответствующие инструкции блочной пересылки появились с процессорами 80286. Обеспечивают более быстрый обмен, чем стандартный контроллер DMA (8237А).
Готовность к обмену проверяется один раз перед ______________ ________. Готовое устройство обязано выдержать пересылку ________ ________. Управление потоком возможно с использованием ___________ _______________, притормаживающего шинные циклы обмена.
Пример: обмен с устройствами ATA (IDE) и LPT-портом (в режимах ЕРР и ЕСР). Для устройств ATA определен ряд режимов обмена PIO Mode х со скоростями от 3,3 (PIO Mode 0) до 22,2 Мбайт/с (PIO Mode 4).
Прямой доступ к памяти
Direct Memory Access (DMA).
Реализуется с использованием контроллера прямого доступа к памяти (КПДП, DMAC – DMA Controller).
В зависимости от того, кто является инициатором обмена, различают два варианта прямого доступа:
по инициативе ________;
по инициативе _______________.
Минимизирует участие процессора в обмене данными с устройством.
Прерывания (Interrupts)
Устройство (или его контроллер) сигнализирует центральному процессору (или процессорам в мультипроцессорных системах) о некоторых событиях*, требующих программных действий хоста.
1.Выполнение текущего потока инструкций ___________________________ (с сохранением состояния).
2.Запускается процедура обработки прерывания (Interrupt Service Routine, ISR).
ISR должна:
идентифицировать источник прерывания (их может быть несколько);
выполнить действия, связанные с реакцией на событие.
*События асинхронны по отношению к программному коду, исполняемому процессором.