- •Розподіл часу
- •Оцінювання результатів навчання
- •Основна література
- •Додаткова література
- •Методичні вказівки
- •Эволюция аппаратных средств Аппаратная платформа компьютера
- •Персональный компьютер
- •Семейство компьютеров ibm pc
- •Концепция построения компьютера архитектуры ibm pc at
- •Состав системной платы pc-совместимого компьютера
- •Структурная схема пэвм Сompaq Deskpro 386/16
- •Конвертер-согласователь шин
- •Cтруктурная схема контроллера 82c206
- •Архитектура pc-совместимого компьютера как фактор совместимости
- •Время создания и производительность процессоров семейства m68к
- •Микропроцессоры семейства x86, производимые компанией Intel
- •Современные разработки Intel
- •Базовая архитектура и организация 16-разрядных микропроцессоров Структурная схема микропроцессора i8086
- •Формирование физического адреса памяти
- •Программная модель пользователя микропроцессора mc68000
- •Организация и режимы работы процессора mc68000
- •Укрупненная структурная схема микропроцессора i80286
- •Архитектура прикладного уровня 32-разрядных микропроцессоров
- •Строковые типы данных и битовые поля
- •Система команд. Общий формат команд микропроцессоров x86
- •Префиксы команд микропроцессоров x86
- •Префиксы rex
- •Определение разрядности операнда и адреса
- •Формирование физического адреса операнда в памяти для 32-битного режима
- •Блок вычислений с плавающей точкой (fpu) процессоров x86 Общие сведения о блоке fpu x87
- •Система команд fpu x87
- •Принцип работы fpu x87
- •Организация регистрового стека fpu x87
- •Операнды fpu x87
- •Особые случаи представления вещественных чисел в fpu
- •Ожидание
- •Особенности выполнения бинарных операций
- •Пример функционирования регистрового стека fpu x87
- •Регистр состояния (sr, Status Register) fpu x87
- •Формат регистра состояния fpu x87
- •Приоритеты особых случаев fpu
- •Действия, предпринимаемые обработчиком особых случаев fpu
- •Коды условия fpu x87
- •Регистр управления (cr, Control Register) fpu x87
- •Управление округлением и точностью представления вещественных чисел в fpu
- •Регистр тегов (tr) fpu x86
- •Контекст fpu x86 для 16-битного режима
- •Контекст fpu x86 для 32-битного режима
- •Сохранение и восстановление контекста fpu
- •Интерфейсы периферийного уровня
- •Взаимодействие программ, выполняемых cpu, с периферийными устройствами
- •Программный обмен
- •Прямой доступ к памяти
- •Прерывания (Interrupts)
- •Подсистема прерываний компьютера ibm pc at
- •Аппаратные прерывания
- •Исключения
- •Вектор прерывания
- •Способы указания номера вектора прерывания
- •Порядок проверки условий обслуживания прерываний
- •Действия процессора при возникновении прерывания или исключения
- •Особенности обслуживания немаскируемых аппаратных прерываний
- •Особенности обслуживания маскируемых аппаратных прерываний
- •Обслуживание маскируемых аппаратных прерываний в компьютере ibm pc at
Действия процессора при возникновении прерывания или исключения
1.Подготовительные действия:
_______________ __ ________:
копии регистра (E)FLAGS;
указателя CS:(E)IP*;
кода ошибки (для некоторых исключений защищенного режима);
определение номера вектора прерывания (0-255);
___________ ___________ из таблицы прерываний и загрузка регистров ____________.
2.Выполнение ISR**.
3.Завершение обслуживания прерывания:
извлечение из стека кода ошибки (если он был сохранен);
выполнение инструкции ______:
восстановление из стека указателя CS:(E)IP;
восстановление из стека ____________ _________.
Особенности обслуживания немаскируемых аппаратных прерываний
Инициируются высоким уровнем сигнала NMI независимо от состояния флага IF.
Обработка:
вызывается прерывание с номером 2, которое выполняется так же, как и маскируемое;
не может прерываться под действием сигнала на входе NMI до выполнения ___________ ______.
Особенности обслуживания маскируемых аппаратных прерываний
1.Инициируются переходом в высокий уровень сигнала на входе INTR* при установленном флаге IF.
*Высокий уровень должен сохраняться, по крайней мере, до подтверждения прерывания.
2.Процессор сохраняет в стеке копию регистра флагов и _______________ ______ ___.
3.Процессор вырабатывает два следующих друг за другом (back-to-back) цикла ____________________ прерывания, сопровождающиеся генерацией управляющих сигналов INTA# (Interrupt Acknowledge):
1-й – холостой;
2-й – внешний контроллер прерываний передает по шине ________ ___________, обслуживающего аппаратное прерывание данного типа.
Обработка текущего прерывания может быть в свою очередь прервана:
____________________ прерыванием;
другим маскируемым аппаратным прерыванием (если обработчик установит ______ ___).
Обслуживание маскируемых аппаратных прерываний в компьютере ibm pc at
Запросы на маскируемые внешние прерывания от устройств поступают на входы IRQ0-IRQ15 контроллера прерываний.
Контроллер выполнен на основе двух БИС ПКП i8259A, соединенных по ______________ ________: один является ведущим (MASTER), другой – ведомым (SLAVE).