Кафедра Вычислительной Техники СПбГУ ИТМО

Содержание

Введение 3

Часть 1. Описание схемы 4

Часть 2. Вспомогательное программное обеспечение. 7

Литература 9

Приложение №1. Иерархия блоков ЭВМ. 10

Приложение №2. Описание формата микрокоманд. 11

Приложение №3. Полный код микропрограммы. 15

Приложение №4. Исходный код ассемблера микрокоманд и сопутствующих утилит. 27

Приложение №5. Исходный код симулятора 45

Введение

Целью курсового проекта являлась разработка традиционной архитектуры и схем ЭВМ с микропрограммным управлением в технологии ПЛИС.

Исходными данными являлись программная модель микро-ЭВМ MCS51 на уровне Ассемблера, перечень команд, выполняемых схемой, и элементная базаQuartus.

Задание на курсовую работу - перечень команд, выполняемых схемой:

orl a, @Ri

orl a, #immediate

da a

mov direct, direct

mov direct, @Ri

cjne @Ri, #immediate, rel

Часть 1. Описание схемы Шинная организация

В соответствии с рекомендациями из методического пособия [1], за основу схемы взята шинная организация соединений. Через всю схему проходят две основные шины данных – BusBиBusC. Все пересылки между любыми регистрами выполняются через эти две шины. Так же, одной из основных шин является адресная шинаBusA, которая используется для адресации памятиDataи регистровSfr.

При помощи микрокомандного управления можно выставить на шину тот или иной регистр и записать это значение с шины в какой-либо регистр-приемник.

Иерархический принцип

Схема состоит из нескольких блоков, которые образуют собой иерархическую структуру. На верху структуры находится главный блок, который по сути и является микро-ЭВМ. Он подразделяется на несколько более простых блоков, которые, в свою очередь состоят из еще более простых. Такой подход к проектированию имеет множество преимуществ, таких как:

• Возможность независимой разработки и отладки блоков (в том числе, различными людьми)

• Возможность легко понимать схему, т.к. каждый блок в отдельности имеет простое устройство и небольшое количество составляющих частей.

• Перспектива – создание конвейерной обработки инструкций, где необходимо выполнять несколько действий одновременно.

Полный список блоков и их иерархия приведены в приложении [1].

Синхронизация

В схеме использована 4-рехтактная синхронизация (4 такта на машинный цикл). Это сделано для того, чтобы исключить влияния переходных процессов в блоках на работу схемы в целом. За тактами закреплены следующие действия:

1. Первый такт – на шину ROMMвыставляется адрес выполняемой микрооперации. На все шины данных выставляются нужные значения регистров.

2. Второй такт – происходит запись в регистры/память.

3. Третий такт – происходит инкремент счетчиков или загрузка их новыми значениями.

4. Четвертый такт – происходит предвыборка следующей микрокоманды (для проверки условия If).

Система прерываний

Реализованная в схеме двухприоритетная система прерываний совместима с системой прерываний MCS51. Принцип ее работы заключается в постоянном опросе входов запросов на прерывание (INT0-INT6). Если на одном из входов присутствует высокий уровень и не выполняется обработка прерывания этого или более высокого приоритета, происходит запись номера прерывания во внутренний регистр-защелку и одновременное выставление флагаIntrFlag, который используется в микропрограммном управлении. Приоритеты прерываний выставляются при помощи соответствующих битов регистраIP, а разрешение прерываний – при помощи битов регистраIE(как и в оригинальномMCS51). Для обеспечения программного доступа к этим регистрам, в блок контроллера прерываний введены шиныBusA,BusBиBusSfr.