- •Московский государственный институт
- •Семинар 1. Числовой логический уровень
- •Система счисления.
- •Позиционные системы счисления.
- •Выбор системы счисления
- •Перевод чисел из одной системы счисления в другую
- •Перевод чисел из одной системы счисления в другую, когда одно основание является целой степенью другого.
- •Проблема представления отрицательных чисел
- •Прямой код.
- •Замечания.
- •Дополнительный код.
- •Обратный код.
- •Способы представления чисел в эвм
- •Фиксированная запятая
- •Плавающая запятая
- •Выполнение арифметических операций над числами, представленными с фиксированной запятой.
- •Семинар 2. Цифровой логический уровень и методы передачи данных Уровень физических устройств.
- •Электротехническая интерпретация
- •Методы передачи данных
- •Параллельная передача данных
- •Последовательная передача данных
- •Синхронные коммуникации
- •Передача в основной полосе частот и широкополосная передача.
- •Вопросы и задания
- •Семинар 3. Архитектура классической эвм
- •Система кодирования команд
- •Взаимозависимость формата команды и основных параметров эвм
- •Способы адресации
- •Семинар 4. Простой процессор, работающий с четырехадресной командой. Введение
- •Функционирование программируемого процессора
- •Алгоритм работы
- •Задание
- •Семинар 5. Микропроцессор – дальнейшее развитие Введение
- •Модернизация
- •Задание
- •Семинар 6. Дальнейшее совершенствование микропроцессора, одноадресные и безадресные команды. Анализ предыдущей модели
- •Задание
- •Шинная структура связей
- •Семинар 7. Кэш-память Введение
- •Структура кэш-памяти в процессореi486.
- •Алгоритм псевдоLru.
- •Увеличение производительности кэш памяти.
- •Семинар 8. Микропроцессорная система Введение
- •Микропроцессор
- •Типичныймикропроцессор
- •Синхронные и асинхронные процессоры
- •Режимы работы микропроцессорной системы
- •Архитектура микропроцессорных систем
- •Типы микропроцессорных систем
- •Семинар 9. Функционирование процессора Введение
- •Адресация операндов
- •Сегментирование памяти
- •Адресация байтов и слов
- •Регистры процессора
- •Семинар 10. Организация пк Введение
- •Архитектура персонального компьютера
- •Процессоры персональных компьютеров
- •Особенности процессора 486
- •Особенности процессоров Pentium
- •Семинар 11. Интерфейсы пк Введение
- •Последовательный порт(rs-232).
- •Параллельный порт(lpt).
- •Интерфейс ide.
- •Cпецификация Enhanced ide (eide)
- •Интерфейс scsi.
- •Характеристики scsi.
- •Системная магистраль isa
- •Распределение ресурсов компьютера
- •Семинар 12. Видеосистема пк и режимы графической акселерации Введение
- •Мониторы
- •Видеоадаптеры
- •Понятие о графических ускорителях
- •Ускорители двумерной графики
- •Ускорители трехмерной графики
- •Семинар 13. Файловая система компьютера Введение
- •Общие сведения о файлах
- •Типы файлов
- •Атрибуты файлов
- •Организация файлов и доступ к ним
- •Последовательный файл
- •Файл прямого доступа
- •Другие формы организации файлов
- •Операции над файлами
- •Директории. Логическая структура файлового архива
- •Разделы диска. Организация доступа к архиву файлов.
- •Операции над директориями
- •Защита файлов
- •Контроль доступа к файлам
- •Списки прав доступа
- •Заключение
- •Семинар 14. Практика настройки и использования пк. Системный блок
- •Загрузка операционной системы
- •Дисковые накопители
- •Настройка компьютера
- •Настройка видеоадаптера
- •Настройка звуковой карты
- •Настройка cd-rom
- •Защита данных и самого компьютера
- •Использование программы bios setup
- •Модернизация компьютера
- •Увеличение оперативной памяти
- •Установка дополнительных плат
- •Самотестирование при включении
- •Поиск и устранение неисправностей
- •Системная плата
- •Основной микропроцессор
- •Системная и локальная шина.
Модернизация
Если наш процессор обладает 16-ти битовой ячейкой памяти, то четырехадресная команда может адресовать только 23=8 ячеек памяти. Это безнадежно мало. Современные процессоры адресуются к 232, 264и больше ячеек. Если оставить четырехадресный формат команды, то появится необходимость отводить на всю команду 160 бит и более, а это, как вы понимаете, невозможно.
Следовательно, необходимо что-то делать. Попробуем выработать ряд мер, которые могли бы усовершенствовать нашу структуру процессора.
Первое что приходит в голову – целесообразно ли хранить в регистре команд одновременно все поля команды, если они все равно используются последовательно?!!! Может быть четырехадресную команду хранить в ячейках памяти в виде отдельных ее полей..
В этом случае команды и данные хранятся в 16 битовых ячейках памяти. Каждый операнд (результат) и адрес целиком занимает 16 битовую ячейку. Давайте вспомним, что в предыдущей модели при опросе последнего адресного поля исполняемой команды (Y4) в память пересылался адрес той ячейки, где размещались все поля следующей, новой команды. И она целиком переписывалась в регистр команд (Y7) и процессор получал всю необходимую информацию для ее выполнения.
Теперь структура ОП и основных регистров процессора примет следующий вид.
ОП
Адресное Поле данных (и команд)
поле
. . 121 КОП
122 Адрес
1-го операнда
123 Адрес
2-го операнда
124 Адрес
результата
125 Адрес
след-ей ком-ды
. .
345 КОП Регистр адреса
Счетчик команд
Регистр команд
Регистр данных
Распределив поля команды по разным ячейкам памяти, мы усложняем алгоритм исполнения команды (ничто не дается даром). Теперь в последнем адресном поле предыдущей команды будет храниться адрес не всей следующей команды, а лишь ее первого поля. А где же взять адреса следующих полей?
Обратим внимание на то, что адрес каждого следующего поля отличается от предыдущего на единицу. Это наводит на мысль введения в состав процессора специального регистра, содержимое которого будет наращиваться (инкрементироваться) на 1 после выборки из памяти очередного поля команды (его можно назвать указатель поля или счетчик команд). Содержимое этого регистра послужит для последовательного получения и хранения этих адресов.
Но получив на шине «Чтение» адрес первого операнда, мы не можем в этом же такте получить его содержимое. Нам не удастся одновременно получить на выходе памяти и адрес операнда и его содержимое. Поэтому адрес операнда надо сохранить в каком либо буфере (назовем его регистр адреса), отключить адресную шину от счетчика команд, а уж затем (например через такт) подключить ее к регистру адреса для получения значения первого операнда. Одновременно с получением значения первого операнда можно инкрементировать счетчик команд и создать тем самым адрес второго операнда и т.д. и т.п. Еще одно замечание, в последнем поле выполняемой команды храниться адрес первого поля следующей и совсем не обязательно это номер 126 как в нашем примере, а, например, 345. Поэтому этот адрес следует временно записать в регистр адреса, а затем переписать его в указатель поля.
И последнее, время доступа к ячейке памяти много больше чем время доступа к регистру, поэтому уменьшаемое появляется на входе АЛУ раньше вычитаемого. Для того что бы не снижать быстродействие процессора целесообразно включить дополнительный буфер, назовем его регистр данных.
Вот теперь мы определили все начальные условия и дополнительные требования.