2.4 Внутренняя организация

Общая структура представлена ниже и соответствует двухступенчатому конвейеру.

Для него выделяются фаза выборки команды и фаза выполнения команды. Параллельно и асинхронно могут работать два процессора: процессор памяти и исполнительный процессор. Процессор памяти обеспечивает работу с памятью команд и памятью данных, а также с кэш-памятью. На исполнительный процессор возлагаются функции, связанные с дешифрацией и выполнением команд.

В процессоре предусмотрен одноуровневый кэш данных и кэш команд прямого отображения.

Структура кэш-памяти данных:

Объем памяти команд – 32 кб, т.е. 2^15 байт. Адрес команды – 16-разрядный. Был выбран размер страницы 2^10 (1024) байт, т.е. разделение памяти команд на 2^5 (32) страницы. Таким образом, тег состоит из пяти разрядов. Пусть размер строки кэша равен 32 байта. Для адресации по строке потребуется еще 5 бит. Таким образом, получаем количество бит под адрес строки кэша команд, равное 16 – 5 – 5 = 6. То есть, в кэше команд содержится 2^6 = 64 строки по 32 байта, и объем кэша равен 64*32 = 2048 байт.

Формат адреса принимает вид:

5 бит – тег;

6 бит – строка;

5 бит – байт.

Для памяти данных, размер которой равен 32 кб, создадим такой же кэш, т.к. размерность совпадает. В кэше данных будет также 32 страницы. Формат адреса будет точно такой же.

Структурно-функциональная схема процессора представлена на рисунке ниже.

На данной схеме присутствуют все регистры из раздела «структура регистровой памяти», а также АЛУ, дешифратор команд, кэш-память, устройства управления исполнительным процессором и процессором памяти, а также вспомогательные устройства – КУ (коммутирующее устройство) и схема сравнения адресов команд. Краткие пояснения связей даны на схеме; необходимо пояснить отдельные моменты.

Устройство управления исполнительным процессором координирует работу всех устройств исполнительной части процессора, выставляя необходимые управляющие сигналы на входы устройств.

Устройство управления процессором памяти управляет процессами записи в память и чтения из нее, содержит схемы для работы с кэш-памятью, выставляет разрешающие и запрещающие сигналы для записи адреса, данных и команд в соответствующие регистры.

Коммутирующие устройства (КУ) принимают на входе значения регистров общего назначения и значения поля операнда в команде. В зависимости от кода операции, поступающего на их управляющие входы, они подают на выход значение из РОН.

В процессоре реализован двухступенчатый конвейер из двух операций: выборка команды и выполнение. Команды хранятся в очереди из двух мест. Параллельно с выполнением текущей команды происходит чтение команды из кэш-памяти и сохранение ее в последнем месте очереди. По выполнении команды очередь сдвигается и процесс повторяется.

2.5 Основные алгоритмы функционирования

Общий алгоритм работы процессора представлен на схеме ниже.

2.6 Алгоритмы выполнения отдельных операций.

Ниже представлены алгоритмы выполнения операций, не раскрытых на предыдущей схеме.

Выполнение операции обращения к памяти

Алгоритм выполнения арифметических операций

Операция чтения следующей команды из кэша команд аналогична операции чтения данных из кэша данных за тем исключением, что команда сохраняется не в РОН, как в случае с данными, а в регистре NC. В случае, когда текущая команда в регистре CI недействительна (ее адрес не совпадает с PC), из кэша данных считываются сразу две команды.

При выполнении команды «вызов подпрограммы» значение PC сохраняется в регистре RG7, а в PC записывается адрес начала подпрограммы. По команде RET в PC загружается RG7 и продолжается выполнение основной программы.