12. Структурная схема процессора

На рисунке 4 приведена структурная схема центрального процессора.

Рисунок 4.

Структурная схема центрального процессора

1. Устройство предвыборки команд осуществляет опережающую выборку. Это позволяет избежать простоя процессора в циклах выборки команд. Устройство предвыборки считывает из памяти слова, начиная с адреса на 1 большего значения записанного в PC. Очередное слово из очереди подается на дешифратор. Освободившаяся позиция заполняется следующей командой.

2. Дешифратор команд получает слово от устройства предвыборки и дешифрует его. Преобразованный код записывается в регистр команд.

3. Регистр команд хранит команду, полученную от дешифратора.

4. Счетчик команд содержит адрес выполняемой в данный момент команды.

5. Устройство управления осуществляет координацию работы отдельных блоков процессора и осуществляет его взаимодействие с внешней шиной.

6. Контроллер равноприоритетных прерываний осуществляет выборку приходящих программных прерываний.

7. Буфер A/D служит для взаимодействия процессора с системной шиной и может переводить процессор в Z состояние, отключая его тем самым от шины.

8. АЛУ - выполняет операции над данными из РОНов. Используется для операций над числами с ФТ и ПТ.

9. Регистр флагов включает в себя 8 флагов 4 из которых соответствуют различным признакам результата.

13. Алгоритм функционирования процессора

На рисунке 5 приведён алгоритм функционирования центрального процессора.

Чтение команды из ОЗУ

Дешифрация

Спец операция

Фор. адреса

Выб. операндов

Фор. адреса

Вып операции

Зап рез-та

Вып операции

Зап рез-та

Вып. операции

Измен. РС

Фор. адреса

Изм РС.

Обработка

Рисунок 5.

Алгоритм функционирования центрального процессора

14. Временные диаграммы процесса считывания на шине

На рисунке 6 приведена временная диаграмма процесса считывания на синхронной шине.

Рисунок 6.

Временная диаграмма процесса считывания на синхронной шине

T1,T2,T3 – время цикла шины

~MREQ – указывает, что осуществляется доступ к памяти, а не к устройству.

~RD – указывает, что осуществляется чтение, а не запись.

~WAIT – чтобы ЦП не ожидал поступления данных, если память работает слишком медленно.

Обычно за раз передаётся одно слово. При использовании кэш памяти желательно сразу вызывать всю строку кэш-памяти (то есть 16 последовательных 32-битных слов). Часто передача блока может быть более эффективна, чем последовательная передача информации.

На рисунке 7 изображена такая же схема, как и на рисунке 6, только здесь появился дополнительный сигнал FRAME, появление которого означает начало транзакции, а снятие – то, что следующий цикл передачи данных является последним.

В данном примере считывание блока из 4 слов занимает 6 циклов вместо 12.

Рисунок 7.

Временная диаграмма процесса считывания на синхронной шине в пакетном режиме