Организация интегральных операционных частей (оч)

Интегральные ОЧ (микропроцессоры с микропрограммным управлением) содержат на кристалле необходимые средства для реализации полных систем микроинструкций. Алгоритмическая полнота – возможность реализации любого вычислительного алгоритма. В зависимости от состава аппаратных средств отображения в системах микроинструкций могут быть применены: последовательное выполнение операций либо аппаратная, параллельная организация. Обычно интегральные ОЧ имеют избыточную систему микроинструкций, что обеспечивает возможность многовариантной реализации исходного алгоритма с целью дальнейшего выбора оптимального варианта.

Сами интегральные ОЧ реализуются разрядным наращиванием, то есть в виде процессорных секций по 2, 4, 8, 16 бит. Процессор, проектируемый на базе интегральной ОЧ, упрощается по сравнению с ранее рассмотренным алгоритмом проектирования.

Разработка фактически заканчивается на структурном этапе, если отображение алгоритма в системе микроинструкций произошло удовлетворительно, в противном случае интегральные ОЧ наращивают дополнительными аппаратными средствами вне кристалла, тогда все этапы ранее рассмотренного алгоритма сохраняются, а сама интегральная ОЧ рассматривается как дискретный компонент.

В качестве примера возможной интегральной ОЧ – К584. Реализована на базе интегрально-индукционной логики (И²Л), относится к системе среднего быстродействия. По входам и выходам совместимы с элементами ТТЛ технологии, обеспечивает реализацию микроинструкций за цикл ≈100 нс. Секция имеет 4 бита, разряднонаращиваема, система инструкций содержит 512 микроинструкций, что позволяет реализовать любую требуемую систему операций.

Error: Reference source not found

Основу ОЧ составляет комбинационное арифметико-логическое устройство (АЛУ), выполняющее 8 логических и 8 арифметических действий над дополнительными кодами. Поэтому Аллу имеет 2 входа, подключенных к мультиплексору первого операнда (МА) и к мультиплексору второго операнда (МВ). Мультиплексоры коммутируют выходные шины возможных источников операндов: усилители входной шины, регистры общего назначения (РОН), рабочий регистр (аккумулятор) (РР), расширитель (РРР); результат с выхода АЛУ может поступать на усилители шины выхода и во все вышеперечисленные регистры РОН.

Боки РОН (за исключение РОН7) используются как внутренняя память (сверхоперативная), РОН7 используется как накапливающий регистр программного счёта ПСч, который состоит из РОН7 и инкремента ИПСч. Выход АЛУ так же может сдвигаться влево или вправо в мультиплексорах одинарного сдвига СДВ1 либо в мультиплексорах сдвига двойного слова СДВ2, результаты сдвигов фиксируются в РР и в РРР.

АЛУ, ПСч, сдвигатели разрядно наращиваются, соответственно по входу/выходу ПАЛУ (перенос АЛУ), входу/выходу ПСч, двунаправленному входу/выходу (СД1), (СД2). ИПСч в младшей позиции в зависимости от условий на входе управления инкрементом (УИ) может вести счёт на +1 или +2, что позволяет использовать ПСч как источника адреса командного цикла с выводом результата на ШинА. Через мультиплексор адреса на ШинА можно также выводить принудительно адрес из РР и РРР.

Управление осуществляется вводом микроинструкций, которые вводятся по шине ввода микроинструкций. Дополнительно в большинстве микроинструкций участвует входной перенос (ВхПАЛУ). Кроме этого на ряд операций могут влиять сигналы на входах сдвига (СД1, СД2). Код микроинструкции на внутренней ПЛМ разворачивается в 20-ти битовый внутренний код управления, который фиксируется в регистре операций (РО). Фиксирование внутреннего кода управления в РО осуществляется по синхроимпульсу (СИ). Период СИ определяет длительность микрокомандного цикла. На ПЛМ также воздействуют 2 бита позиции (ПОЗ1, ПОЗ0), которые определяют модификацию инструкции в зависимости от размещения (позиции) процессорной секции. В старшей секции необходимо обрабатывать знаки. В младших секциях учитывать входные переносы АЛУ и счетчика и воздействие сигнала управления инкрементом. В средних секциях никакой модификации по ПОЗ не осуществляется. Кодировка ПОЗ дается жестко и распаивается на платы для каждой секции. ЛУ по окончанию каждого микрокомандного цикла могут выводится на следующую шину ВыхПАЛУ, старший бит мультиплексора А3, старший бит мультиплексора Б3, выходы сдвигов ¬СД1, ¬СД2, 3/0 бит (старший/младший бит). В младшей позиции – нулевой разряд (бит) РРР, в старшей позиции – старший бит РРР. Многобитовые коды, как условия, можно выводить на выходную шину с дальнейшим анализом в блоке микропрограммного управления (до 8 битов/цикл).

10, Пример реализации логических операций в интегральной операционной части.

Выполнение логической операции.

Error: Reference source not found

R1~РОН0.

R2~РОН1.

Результат~РОН2 (если операнды желательно сохранить).

Учитывая систему микроинструкций и комбинационные свойства сумматора, для сохранения промежуточных результатов и пересылок используем РР.

Если в ОЧ реализуется набор микропрограмм (операций), то рекомендуется в общем алгоритме работы микроЭВМ реализовать общий протокол ввода и общий протокол вывода для всех операций, то есть исходные операнды и результат будут размещаться в одних и тех же регистрах для всех операций.

11, Пример реализации арифметических операций в интегральной операционной части.

Пример фрагмента разработки микропрограммы операции суммирования чисел в прямых кодах.

Будем считать, что отображение алгоритма на уровень регистровых пересылок уже осуществлено. За исходными операндами закреплены РОН0, РОН1; за результатом – РОН2. Так как система инструкций алгоритмически избыточна, реализовать конкретную программу можно многими путями, с учетом требований технического задания. Например, если требуется самая дешевая реализация без ограничений во времени, алгоритм реализуется программным путем, без привлечения дополнительных аппаратных средств. Если требуется ускоренная реализация, привлекаются внешние аппаратные средства, ускоряющие выполнение тех или иных инструкций. В первом случае, в частности, все требуемые константы формируются внутри процессора программным путем. Все требуемые функции в виде программной модели выполняются этой функцией.

Во втором случае все требуемые константы вводятся из внешней постоянной памяти, а функции требующие ускорения реализуются во внешних аппаратных средствах (быстрый умножитель, быстрый сдвигатель и прочее).

Рассмотри приблизительное начало алгоритма:

Адрес МИ	МНК МИ	П	Примечания
00h	РОН0:=(ШИНвх)	x	A
01h	РОН1:=(ШИНвх)	x	B
02h	РР:=(РОН0)+П	1	Анализ А на 0. Если ВыхПАЛУ=0 (А≠0), идти на 06, иначе на 09
03h	РР:=(РОН1)	0
04h	РОН2:=(РР)	0	C=B
05h	ШИНвых:=(РОН2)	x	вывод, БП на конец
06h	РР:=(РОН1)+П	1	Если ВыхПАЛУ=0 (В≠0), идти на 0F, иначе 07
07h	РР:=(РОН0)	0
08h	РР:=СЛЛ(РР)+П	0	Если СД1=0, идти __, иначе 09
09h	РР:=(РОН1)	0
0Ah	РР:=СЛЛ(РР)+П	0	Если СД1=0, идти __, иначе 0В
0Bh	РР:=(РОН0)	0	Am
0Ch	РР:=(РОН1)+(РОН0)	0	Cm=Am+Bm
0Dh	РОН2:=(РР)	0
0Eh	РР:=СЛЛ(РР)+П	0	Если СД1=0, идти на конец, иначе 05
0Fh	... ...

12. Аппаратное наращивание интегральной операционной части блоком быстрого сдвигателя.

Аппаратное наращивание интегральной ОЧ.

Применяется тогда, когда быстродействие выполнения программной реализации какой-либо операции не устраивает разработчиков.

1). Пример использования быстрого сдвигателя.

В системе микроинструкций имеются только одноразрядные сдвиги, поэтому многоразрядные сдвиги будут требовать столько циклов, на сколько разрядов требуется сдвинуть код. На внешнем сдвигателе данную задачу можно реализовать за 2 цикла независимо от числа разрядов.

Error: Reference source not found

Так как требуемые преобразования вне микропроцессора, то соответствующие данные выводятся из микропроцессора на ШИНвых для дальнейшего преобразования на внешних средствах. В данном случае выводим коды регистрирования во внешний БР для задержки операции на 1 цикл, так как данный микропроцессор не может за один цикл выдать данные и принять результат. Во втором цикле состояние БР поступает на блок БСД, где сдвигается на требуемое число разрядов в соответствии с микроинструкцией БСД. БСД может быть реализован на комбинационной схеме (мультиплексоры), либо на быстродействующих схемах на сдвигающих регистрах. Во втором случае БР не требуется. Выходной код результата сдвига коммутируется на ШИНвх, на выходную шину микропроцессора блоком ВхМП и принимается в требуемый регистр микропроцессора. Так как новая ОЧ содержит больше аппаратных средств, каждая из которых имеет свои системы микроинструкций, увеличился формат суммарного поля микроинструкций ОЧ.

Error: Reference source not found

Дальнейшие управляющие коды будут использоваться в данном расширенном формате.

13. Аппаратное наращивание интегральной операционной части блоком табличного

Пример реализации функционального преобразования на внешних средствах.

В общем случае вместо быстрого сдвигателя можно поставить любой аппаратный функциональный преобразователь, в котором таблично за один цикл обращения реализуется какая-то функция (sinx, √x и прочее). Любое преобразование будет так же выполнятся за два цикла, при этом следующий учитывает особенности выполнения операций. Для одноместной операции схема будет подробно рассмотрена, для многоместных структура изменится.

Error: Reference source not found

Error: Reference source not found

Так как чисто табличные преобразования требуют существенных аппаратных затрат (для n-разрядного кода надо хранить 2ⁿ-результатов), то на практике используют таблично-алгоритмические методы, в которых реализуется компромисс между быстродействием и аппаратными затратами.

14. Организация управляющей части. Понятие о микропрограммном автомате с жесткой логикой.

Автоматы с «жёсткой» логикой выполняются на базе комбинационной схемы (КС), структура которой жёстко задаёт возможные наборы управляющих сигналов.Error: Reference source not found

Выходной код КС – микрокоманда (МК) в момент (t+1) определяется функцией: МК(t+1)=f(ЛУ(t+1), НА(t+1), ВМК(t))

ВМК(t) – выбор микрокоманды, задержанный на 1 такт.

ЛЗ – линия задержки.

НА – начальный адрес, определяющий начало микропрограмм. Активируется только в первом цикле работы автомата (запуск микропрограммы).

ЛУ – логические условия, поступающие от ОЧ в текущем цикле как результат выполнения микроинструкций предыдущего цикла.

МК – микрокоманда – выходной код КС в текущем цикле, который разбивается на 2 поля (микроинструкция ОЧ текущего цикла и ВМК следующего цикла).

Линия задержки создаёт задержку ВМК на 1 цикл (t=1). Что позволяет получить в очередном цикле одновременно ЛУ и ВМК на входе КС, то есть входной набор, определяющий выходной набор МК.

КС определяется системой логических уравнений, как функция выходных наборов от входных.

В настоящее время подобный подход используется в том случае, если требуется обеспечить максимальное быстродействие автомата либо размер микропрограммы невелик (в пределах нескольких десятков операторных вершин).

Структура КС нерегулярна в большинстве случаев и достаточно технологична в интегральном исполнении.

15. Организация управляющей части. Понятие о микропрограммном автомате с гибкой логикой и естественной адресацией.

Автоматы с «гибкой» логикой и естественной адресацией реализуются на базе управляющей памяти (регулярные структуры, технологичны в интегральном исполнении).

Error: Reference source not found

Основа автомата – управляющая память (УП), в которой записаны все возможные микропрограммы, необходимые в конкретной ЦВМ. В каждой ячейке хранится одна микрокоманда (МК). МК могут быть двух типов:

1. операционные

Error: Reference source not found

СП – служебные (сервисные) поля

2. управляющие

Error: Reference source not found

А1 - адрес перехода по количеству условий.

КЛУ – код логических условий, определяет какое из условий будет анализироваться в КЛУ:

при нулевом результате анализа А_i+1=A_i+1 (естественная адресация);

при единичном результате анализа А_i+1=A1.

БП – безусловный переход – один из типов управляющего формата, где вместо КЛУ используется БП.

П, П – признак типа МК.

МИ – поле микроинструкции.

Одной из возможных кодировок КЛУ может быть БП. В этом случае условие не анализируется, а сразу формируется адрес А1.

На аппаратном уровне бит П используется либо для отпирания блока вентилей (БВ) (=0), либо для разрешения работы блока анализа условий (БАУ) (=1).

В первом случае выполняется выдача МИ к ОЧ (операционная микрокоманда), во втором случае БАУ проверяет заданные условия и формирует два результата проверки (0 и 1).

По нулевому адрес следующей МК формируется путём наращивания на единицу текущего адреса, во втором случае формируется сигнал «установки адреса» и состояние А1 фиксируется в блоке формирования адреса (БФА). Начальный адрес (НА) МК загружается в БФА в первом цикле работы по сигналу начальной установки (НУ). Сформированный адрес микрокоманды (АМК) преобразуется в блоке выборки адреса управляющей памяти (БВА) в конкретный сигнал чтения соответствующей ячейки памяти, то есть очередной МК. Подобный цикл повторяется до окончания микропрограммы.

В общем случае автоматы синхронизируются тремя тактами:

1 – формирование адреса;

2 – чтение управляющей памяти (УП);

3 – фиксация МК.

Если внутренние задержки схемы велики, какой-либо из тактов может отсутствовать и в пределе автомат может быть асинхронным (работать на внутренних задержках).

УП может быть постоянного типа (ПЗУ). В этом случае смена микропрограмм осуществляется заменой микросхем, автомат называется автоматом статического типа.

Если УП реализована на базе оперативной памяти (ОЗУ), автомат называется динамическим и допускает оперативную смену микропрограмм без замены микросхем памяти.

Если УП реализована на базе полупостоянной памяти (ППЗУ), автомат будет динамическим. Но с неоперативным циклом смены микропрограмм. В частном случае микросхемы ППЗУ можно менять как микросхемы ПЗУ.

Рассмотренный автомат ориентирован на логический анализ в точках ветвления.

Error: Reference source not found

В общем случае может быть многопараметрический анализ, когда реализуется не одно логическое условие, а набор.

Error: Reference source not found

В этом случае в формах УК добавляется А1, А2, …, Ак.

Данный автомат отличает экономичность (малая длина микрокоманды, отсутствие полей переходов по нулевому условию, что позволяет минимизировать объём управляющей памяти). Однако быстродействие подобного автомата сравнительно низкое, так как на каждую проверку условия тратится дополнительный цикл на формирование управляющей МК.

Наибольший эффект автомат даёт в линейной МП (без перехода), так как будет отсутствовать управляющая МК.

Если по каждой МК будут вырабатываться условия, то быстродействие автомата упадёт в 2 раза: на каждую операционную МК придётся вводить одну управляющую.

16. Пример размещения фрагмента микропрограммы в автомате с естественной адресацией.

Пример размещения микропрограммы в управляющей памяти для автомата с естественной адресацией.

Error: Reference source not found

Error: Reference source not found

Примечание:

Дополнительные вершины безусловного перехода (БП) вводятся в граф микропрограммы в тех точках, где по формальным правилам переход в данном автомате невозможен. В примере с адреса В+1 после операционной МК можно перейти только в адрес В+2. но не в адрес А+1. Несоответствие устраняется введением 9 вершины БП, что в свою очередь снижает быстродействие реализации МП.

17. Пример организации управляющей части на базе микропрограммного автомата с принудительной адресацией.

Управляющие автоматы с принудительной адресацией.

Error: Reference source not found

Автомат данного типа имеет отличный от предыдущего типа формат МК. Этот единичный формат, в котором объединены все поля операционной и управляющей МК (для предыдущего автомата). Дополнительно появилось поле А0, адреса принудительного перехода по нулевому результату анализу условий.

В синхронном варианте автомат имеет 3 такта: 1, 2, 3.

В асинхронном – такты 1-3 могут отсутствовать.

БФА данного автомата выполняется на регистрах адреса, которые по нулевому или единичному управлению от блока анализа фиксируют поля адреса перехода А1 или А0.

В предыдущем автомате БФА реализуются на базе счётчика и соответственно там имел меньшее быстродействие из-за распространения переноса. Быстродействие также возрастает за счёт того, что на нулевую МК тратится только 1 цикл. Но это приводит к возрастанию аппаратных затрат в УП и снижению его экономичности.

Если нет условного перехода, то поля А1 пустые и переход выполняется по полю А0.

А общем виде количество полей колеблется от А0, А1 до Ак при многопараметрическом анализе. Возможны дополнительные служебные поля. В результате в микроЭВМ средней сложности длина МП доходит до 100 разрядов.

В отличие от предыдущего автомата, где для размещения МК были нужны компактные места для размещения памяти. Микропрограммы данного автомата могут размещаться по произвольным адресам. Причём условные вершины не требуют дополнительного анализа.

18. Пример размещения микропрограммы в автомате с принудительной адресацией.

Error: Reference source not found

УП
	МИ	КЛУ	А0	А1
E	МИ6	БП	В	х
	—
A	МИ1	БП	В	х
F	МИ4	БП	G	х
	—
G	конец
	—
D	МИ5	БП	E	х
B	МИ2	α1	C	D
C	МИ3	β1	F	E

19. Типовая структура управляющей части на примере интегральной операционной части (БМП).

Типовая структура управляющей части

Error: Reference source not found

В качестве основных интегральных средств задействованы блок микропрограммного управления (БМУ), в функции которого входит формирование адреса микрокоманды (АМК). По своей шине данных (ШД) он может воспринимать начальные адреса (НА) и логические условия (ЛУ), по шине логических условий – ЛУ. Если число условий велико, то возможен внешний коммутатор логических условий (КЛУ). Управление БМУ идет от МИ, которая может задавать способ адресации, источники адресной информации, определять источники возможных ЛУ и прочее. КЛУ должен синхронизироваться с работой БМУ и логика его работы определяется МИ КЛУ. В ряде комплектов БМУ обеспечивает реакцию на запросы прерывания (ЗПР) микропрограммного управления. В этом случае воспринимается вектор прерывания (ВП), как основа адреса прерывающей процедуры. Сформированный адрес может фиксироваться при необходимости временной задержки в режиме адреса микрокоманды (РАМК), в частности, при конвейерной организации, наличие его обязательно (позволяет хранить в нем текущий адрес МК_i, формируя адрес (i+1)). Второй обязательный блок – УП. В нем реализуются коды МП. Считанные МК размещаются в выходном регистре МК (РМК). В частном случае он может отсутствовать, если не требуется временной задержки. При организации управляющего конвейера наличие его обязательно (позволяет хранить АМК_i-1, когда из УП будет считываться МК_i).

В полном наборе регистров РАМК, РМК возможна реализация 2-х уровневого конвейера. МК, хранимая в РМК, разбивается на два основных поля (внутреннее управление УЧ – МИ БМУ, МИ КЛУ и поле МИ внешнего управления – МИ ОЧ).

20. Структурная организация БМУ серии К584.