5.4.3.Ассоциативный управляющий переключатель

Вмультипроцессорных системах «перекрестные переключения» процессоров и памятей являются обычными явлениями. Для повышения эффективности матричного процессора также вводится переключение операционных бло-

ков (ОП) с помощью ассоциативного управляющего переключателя (АУП),

структура которого показана на рис. 5.5 .

Вструктуре МП, предназначенного для фильтрации радиолокационной информации, каждый ОБ можно подключить к одному из независимых программируемых блоков управления. Такая система является совокупностью независимых МП.

БУ 1	АУП	АУП	АУП
БУ2	ОБ	ОБ	ОБ	. . .
БУ 3			Шина ввода-вывода

. . .

Рис. 5.5.

Ассоциативный управляющий переключатель (АУП)

Управляющий переключатель назван ассоциативным, так как соединения устройств выполняются на основании ассоциативной адресации. Один из регистров каждого ОБ играет роль регистра сравнения, в котором содержатся промежуточные результаты. Его содержимое автоматически сравнивается с аргументами поиска, которые формируются в блоке управления. От результата сравнения зависит подключение ОБ к одному или другому блоку управления.

5.4.4. Ассоциативный матричный процессор RADCAP

АП RADCAP (позже переименованный в SIMDA) с 1024 ОБ высокого уровня был разработан фирмой Texas Instruments Corp.для фирмы Romc Air De-

117

velopment Centre (RADC), для проводимых ею параллельных вычислительных экспериментов [7].

Отметим его основные особенности (рис. 5.6).

В базовую ячейку RADCAP входит локальная память операционного блока с произвольным доступом (ПОБ) емкостью 256 x 5 слов, ОБ с 4-раз- рядным АЛУ, два 4-разрядных арифметических регистра (А и D), два регистра для управления микропрограммами (В и С) и два регистра состояния. Связь между ячейками и шинами ввода-вывода осуществляется поразрядно. Один разряд каждого слова памяти зарезервирован для контроля по четности.

	5-разрядная	Адрес глобальной памяти
	ПОБ
	на 256 слов
		Параллельный ввод данных
	Мульти-
	плексор
		Параллельный вывод данных

С			A				D		B

	4-раз-
	рядное
	АЛУ	Перенос из предыдущей ячейки
Перенос в
следующую
ячейку

Рис. 5.6. Схема базовой ячейки системы RADCAP (SIMDA)

Каждый ОБ выполняет 48 арифметических и логических команд, а также передачи между регистрами. Арифметические команды выполняются с 16-раз- рядными словами, а это значит, что все операнды необходимо разделить на 4- разрядные группы. Для выборки из памяти можно использовать как обычную,

118

так и ассоциативную адресацию. Индексирование слов в ПОБ выполняется при помощи глобальной адресации.

Регистры состояния (на рис. 5.6 они не показаны) используются для указания активности ОБ, фиксации результатов сравнения (>, <, =), переполнения, отказа и состояния микропрограмм.

Максимальное (минимальное) значение, содержащееся в определенной адресной позиции всех активных ячеек, можно определить при помощи встроенной логики, выполнение многих других операций (например, установление приоритетов и подсчет количества активных элементов) – при помощи дополнительных логических цепей.

Матричный процессор RADCAP разделен на 32 группы по 32 ОБ. В каждом блоке имеется переключатель – мультиплексор на 2 направления для со-

единения ячеек блока с блоком управления или каналом ввода-вывода. К блоку управления можно подключить любое количество блоков, а остальные в это время могут одновременно выполнять операции ввода-вывода.

Для взаимодействия между ОБ в RADCAP к каждой i-й ячейке подключено (на рис. 5.6 они не показаны) 3 мультиплексора Xi, Yi, Zi: Zi – для непосредственного соединения i-й ячейки с ячейками под номерами (i – 8) – (i + 7), Yi – для соединения ячейки i с мультиплексорами Zi, Zi+16, Zi+32,,…, а мультиплексор Xi – для соединения i-й ячейки с мультиплексорами

Yi, Yi+128 ,… . Общее число связей равно 1024.

5.4.5. Ассоциативный групповой процессор PEPE

Ассоциативный параллельный процессор PEPE (Parallel Element Processing Ensemble) был создан для обработки данных при радиолокационном сопровождении баллистических ракет (рис. 5.7).

PEPE содержал группу из 288 операционных устройств (ОУ), каждое из которых предназначалось для хранения и обработки данных для одной опорной траектории.

Вкаждое операционное устройство входит:

–блок корреляции, или корреляционное устройство (КУ)– для первичной обработки и сравнения радиолокационных сигналов с заданной траекторией, находящейся в памяти;

–арифметическое устройство (АУ);

–запоминающее устройство (ЗУ);

119

– «ассоциативный» выходной блок (АВУ) – для параллельной выдачи ко-

манд управления на радиолокационную станцию.

CDC-7600

Ведущая ЭВМ

					Глобальные
БУКУ		БУАУ		БУАВУ	устройства
					управления

	КУ1	АУ1		АВУ1
		ЗУ1

Элементарные процессоры (ЭП)

	КУn		АУn		АВУn
			ЗУn

Рис. 5.7. Ассоциативный параллельный процессор PEPE

Для общего управления в процессор также входят: CDC – ведущая ЭВМ,

БУАУ – блок управления АУ, БУКУ – блок управления КУ, БУАВУ – блок управления АВУ.

Арифметические операции выполняются с 32-разрядными словами с плавающей точкой, с обычной и двойной точностью.

В процессоре между ОУ не существует непосредственной связи, поэтому он считается групповым процессором.

PEPE считают ассоциативным процессором по двум причинам:

120

1) управление операциями в блоке корреляции основано на принципе групповой ПРЛ, который позволяет выполнять как ассоциативный выбор ОУ, так и параллельную обработку их содержимого;

2)выходной блок процессора – ассоциативный.

5.5.Ассоциативные процессоры с последовательной обработкой разрядов

Считается, что рассмотренные ранее матричные и групповые процессоры оказываются весьма эффективны при выполнении групповых вычислений для специальных задач, таких, как фильтрация радиолокационных сигналов. Вычислительные системы, построенные на основе параллельных АЗУ с последовательной выборкой разрядов, наиболее эффективны по стоимости и гибкости при решении разносторонних задач, связанных с параллельными вычислениями и поиском информации. Такие системы называют ассоциативными процессо-

рами с последовательной обработкой разрядов. Структура и перечень опера-

ций их основных элементов (АЗУ и памяти результатов) были рассмотрены ранее.

На рис. 5.8 для сравнения показаны структура организации «полностью параллельного процессора», например ПРЛ, ориентированного на групповое выполнение операций, и система на основе параллельного АЗУ с последовательной выборкой [3].

Слово

Слово

На основе ПРЛ

Логический блок

Слово

Слово

Слово

На основе последовательной обработки разрядов

Логический блок

Рис. 5.8. Структуры на основе ПРЛ и	на основе АЗУ с последовательной
обработкой	разрядов	121