Скачиваний:
77
Добавлен:
15.09.2014
Размер:
250.62 Кб
Скачать

Такт 18

Instruction status

 

 

Execution

Write

 

 

 

Instruction

j

k

Issue complete

Result

Commit

Load

Busy Address

LD

F6

34+

R2

 

 

 

 

No

1

2--3

4

5

1

LD

F2

45+

R3

 

 

 

 

Load

No

1

5--6

7

8

2

MULTD

F0

F2

F4

 

 

 

 

Load

No

2

8--17

18

 

3

SUBD

F8

F6

F2

6

8--9

10

 

 

 

DIVD

F10

F0

F6

 

 

 

 

 

 

ADDD

F6

F8

F2

 

 

 

 

RS for

 

Reservation

 

 

 

S1

S2

RS for j

 

Stations

 

 

 

 

k

 

 

 

Name Busy

Op

Vj

Vk

Qj

Qk

 

 

 

Add1

No

 

 

 

 

 

 

 

 

Add2

No

 

 

 

 

 

 

 

 

Mult1

Yes

MULT

45(R3)

#F4

 

 

 

 

 

 

 

Reorder Buffer

 

 

 

 

Clock

 

 

 

Instr.

Dst.

Value

State

 

 

Такт 19

Instruction status

 

 

Execution

Write

 

 

 

Instruction

j

k

Issue complete

Result

Commit

Load

Busy Address

LD

F6

34+

R2

 

 

 

 

No

1

2--3

4

5

1

LD

F2

45+

R3

 

 

 

 

Load

No

1

5--6

7

8

2

MULTD

F0

F2

F4

 

 

 

 

Load

No

2

8--17

18

19

3

SUBD

F8

F6

F2

6

8--9

10

19

 

 

DIVD

F10

F0

F6

19

 

 

 

 

 

ADDD

F6

F8

F2

 

 

 

 

RS for

 

Reservation

 

 

 

S1

S2

RS for j

 

Stations

 

 

 

 

k

 

 

 

Name Busy

Op

Vj

Vk

Qj

Qk

 

 

 

Add1

No

 

 

 

 

 

 

 

 

Add2

No

 

 

 

 

 

 

 

 

Mult1

Yes

Div

F0

F6

 

 

 

 

 

 

 

Reorder Buffer

 

 

 

 

Clock

 

 

 

Instr.

Dst.

Value

State

 

 

Такт 20

Instruction status

 

 

Execution

Write

 

 

 

Instruction

j

k

Issue complete

Result

Commit

Load

Busy Address

LD

F6

34+

R2

 

 

 

 

No

1

2--3

4

5

1

LD

F2

45+

R3

 

 

 

 

Load

No

1

5--6

7

8

2

MULTD

F0

F2

F4

 

 

 

 

Load

No

2

8--17

18

19

3

SUBD

F8

F6

F2

6

8--9

10

19

 

 

DIVD

F10

F0

F6

19

20--

 

 

 

 

ADDD

F6

F8

F2

20

 

 

 

RS for

 

Reservation

 

 

 

S1

S2

RS for j

 

Stations

 

 

 

 

k

 

 

 

Name Busy

Op

Vj

Vk

Qj

Qk

 

 

 

Add1

Yes

Add

F8

F2

 

 

 

 

 

Add2

No

 

 

 

 

 

 

 

 

Mult1

Yes

Div

F0

F6

 

 

 

 

 

 

 

Reorder Buffer

 

 

 

 

Clock

 

 

 

Instr.

Dst.

Value

State

 

 

Такт 21

Instruction status

 

 

Execution

Write

 

 

 

Instruction

j

k

Issue complete

Result

Commit

Load

Busy Address

LD

F6

34+

R2

 

 

 

 

No

1

2--3

4

5

1

LD

F2

45+

R3

 

 

 

 

Load

No

1

5--6

7

8

2

MULTD

F0

F2

F4

 

 

 

 

Load

No

2

8--17

18

19

3

SUBD

F8

F6

F2

6

8--9

10

19

 

 

DIVD

F10

F0

F6

19

20--

 

 

 

 

ADDD

F6

F8

F2

20

21--

 

 

RS for

 

Reservation

 

 

 

S1

S2

RS for j

 

Stations

 

 

 

 

k

 

 

 

Name Busy

Op

Vj

Vk

Qj

Qk

 

 

 

Add1

Yes

Add

F8

F2

 

 

 

 

 

Add2

No

 

 

 

 

 

 

 

 

Mult1

Yes

Div

F0

F6

 

 

 

 

 

 

 

Reorder Buffer

 

 

 

 

Clock

 

 

 

Instr.

Dst.

Value

State

 

 

Такт 22

Instruction status

 

 

Execution

Write

 

 

 

Instruction

j

k

Issue complete

Result

Commit

Load

Busy Address

LD

F6

34+

R2

 

 

 

 

No

1

2--3

4

5

1

LD

F2

45+

R3

 

 

 

 

Load

No

1

5--6

7

8

2

MULTD

F0

F2

F4

 

 

 

 

Load

No

2

8--17

18

19

3

SUBD

F8

F6

F2

6

8--9

10

19

 

 

DIVD

F10

F0

F6

19

20--

 

 

 

 

ADDD

F6

F8

F2

20

21--22

 

 

RS for

 

Reservation

 

 

 

S1

S2

RS for j

 

Stations

 

 

 

 

k

 

 

 

Name Busy

Op

Vj

Vk

Qj

Qk

 

 

 

Add1

Yes

Add

F8

F2

 

 

 

 

 

Add2

No

 

 

 

 

 

 

 

 

Mult1

Yes

Div

F0

F6

 

 

 

 

 

 

 

Reorder Buffer

 

 

 

 

Clock

 

 

 

Instr.

Dst.

Value

State

 

 

Такт 23

Instruction status

 

 

Execution

Write

 

 

 

Instruction

j

k

Issue complete

Result

Commit

Load

Busy Address

LD

F6

34+

R2

 

 

 

 

No

1

2--3

4

5

1

LD

F2

45+

R3

 

 

 

 

Load

No

1

5--6

7

8

2

MULTD

F0

F2

F4

 

 

 

 

Load

No

2

8--17

18

19

3

SUBD

F8

F6

F2

6

8--9

10

19

 

 

DIVD

F10

F0

F6

19

20--

 

 

 

 

ADDD

F6

F8

F2

20

21--22

23

 

RS for

 

Reservation

 

 

 

S1

S2

RS for j

 

Stations

 

 

 

 

k

 

 

 

Name Busy

Op

Vj

Vk

Qj

Qk

 

 

 

Add1

Yes

Add

F8

F2

 

 

 

 

 

Add2

No

 

 

 

 

 

 

 

 

Mult1

Yes

Div

F0

F6

 

 

 

 

 

 

 

Reorder Buffer

 

 

 

 

Clock

 

 

 

Instr.

Dst.

Value

State

 

 

Такт 24

Instruction status

 

 

Execution

Write

 

 

 

Instruction

j

k

Issue complete

Result

Commit

Load

Busy Address

LD

F6

34+

R2

 

 

 

 

No

1

2--3

4

5

1

LD

F2

45+

R3

 

 

 

 

Load

No

1

5--6

7

8

2

MULTD

F0

F2

F4

 

 

 

 

Load

No

2

8--17

18

19

3

SUBD

F8

F6

F2

6

8--9

10

19

 

 

DIVD

F10

F0

F6

19

20--

 

 

 

 

ADDD

F6

F8

F2

20

21--22

23

 

RS for

 

Reservation

 

 

 

S1

S2

RS for j

 

Stations

 

 

 

 

k

 

 

 

Name Busy

Op

Vj

Vk

Qj

Qk

 

 

 

Add1

No

 

 

 

 

 

 

 

 

Add2

No

 

 

 

 

 

 

 

 

Mult1

Yes

Div

F0

F6

 

 

 

 

 

 

 

Reorder Buffer

 

 

 

 

Clock

 

 

 

Instr.

Dst.

Value

State

 

 

Такт 59

Instruction status

 

 

Execution

Write

 

 

 

Instruction

j

k

Issue complete

Result

Commit

Load

Busy Address

LD

F6

34+

R2

 

 

 

 

No

1

2--3

4

5

1

LD

F2

45+

R3

 

 

 

 

Load

No

1

5--6

7

8

2

MULTD

F0

F2

F4

 

 

 

 

Load

No

2

8--17

18

19

3

SUBD

F8

F6

F2

6

8--9

10

19

 

 

DIVD

F10

F0

F6

19

20--59

 

 

 

 

ADDD

F6

F8

F2

20

21--22

23

 

RS for

 

Reservation

 

 

 

S1

S2

RS for j

 

Stations

 

 

 

 

k

 

 

 

Name Busy

Op

Vj

Vk

Qj

Qk

 

 

 

Add1

No

 

 

 

 

 

 

 

 

Add2

No

 

 

 

 

 

 

 

 

Mult1

Yes

Div

F0

F6

 

 

 

 

 

 

 

Reorder Buffer

 

 

 

 

Clock

 

 

 

Instr.

Dst.

Value

State

 

 

Такт 60

Instruction status

 

 

Execution

Write

 

 

 

Instruction

j

k

Issue complete

Result

Commit

Load

Busy Address

LD

F6

34+

R2

 

 

 

 

No

1

2--3

4

5

1

LD

F2

45+

R3

 

 

 

 

Load

No

1

5--6

7

8

2

MULTD

F0

F2

F4

 

 

 

 

Load

No

2

8--17

18

19

3

SUBD

F8

F6

F2

6

8--9

10

19

 

 

DIVD

F10

F0

F6

19

20--59

60

 

 

 

ADDD

F6

F8

F2

20

21--22

23

 

RS for

 

Reservation

 

 

 

S1

S2

RS for j

 

Stations

 

 

 

 

k

 

 

 

Name Busy

Op

Vj

Vk

Qj

Qk

 

 

 

Add1

No

 

 

 

 

 

 

 

 

Add2

No

 

 

 

 

 

 

 

 

Mult1

Yes

Div

F0

F6

 

 

 

 

 

 

 

Reorder Buffer

 

 

 

 

Clock

 

 

 

Instr.

Dst.

Value

State

 

 

Такт 61

Instruction status

 

 

Execution

Write

 

 

 

Instruction

j

k

Issue complete

Result

Commit

Load

Busy Address

LD

F6

34+

R2

 

 

 

 

No

1

2--3

4

5

1

LD

F2

45+

R3

 

 

 

 

Load

No

1

5--6

7

8

2

MULTD

F0

F2

F4

 

 

 

 

Load

No

2

8--17

18

19

3

SUBD

F8

F6

F2

6

8--9

10

19

 

 

DIVD

F10

F0

F6

19

20--59

60

61

 

 

ADDD

F6

F8

F2

20

21--22

23

61

RS for

 

Reservation

 

 

 

S1

S2

RS for j

 

Stations

 

 

 

 

k

 

 

 

Name Busy

Op

Vj

Vk

Qj

Qk

 

 

 

Add1

No

 

 

 

 

 

 

 

 

Add2

No

 

 

 

 

 

 

 

 

Mult1

No

 

 

 

 

 

 

 

 

 

 

Reorder Buffer

 

 

 

 

Clock

 

 

 

Instr.

Dst.

Value

State