Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
Сборка Часть1 / avmis_lec / МПС_Л8(Повышение производительности)Одинец.doc
Скачиваний:
40
Добавлен:
15.09.2014
Размер:
91.65 Кб
Скачать

3. Реализация принципа совмещения этапов выполнения команд

Одним из самых простых и наиболее распространенных способов повышения быстродействия процессоров является конвейеризация процесса вычислений. Большим преимуществом конвейерных ЭВМ перед параллельными ЭВМ других типов является возможность использования пакетов программ, рже написанных для последовательных ЭВМ.

В любом процессоре машинная команда проходит ряд этапов обработки, например: выборку команды из оператив­ной памяти (ВК), вычисление абсолютного адреса операнда в оперативной памяти (ВА), выборку операнда из памяти (ВО), операцию в АЛУ.

В процессоре последовательной ЭВМ для выполнения этих функций используется единственное устройство, поэтому вре­мя выполнения команды

Чтобы уменьшить tK, можно для каждой функции ввести собственное оборудование. В таком процессоре лю­бая команда последовательно проходит через все устройства, находясь на каждом этапе время At. Так, команда с номером I поступает в УВК, через время At она переходит в УВА, а в УВК поступает команда с номером i + 1, затем через время At команда i поступает в У ВО, i + 1 — в УВА, i + 2 — в УВК и т. д. Наконец, команда I поступает в АЛУ и через время At вы­рабатывается результат. После этого через время At будет по­лучен результат команды I + 1. Таким образом, несмотря на то, что общее время выполнения любой команды сохранилось, результаты вырабатываются через время

dt=tk/n,

где п — чис­ло этапов этого конвейера команд.

Описанный принцип построения процессора действитель­но напоминает конвейер сборочного завода.

Заключение

Контрольные вопросы

Приведите классификацию параллельных ЭВМ по Флинну.

Чем отличается управление потоком команд от управления пото­ком данных?

В чем состоит сущность закона Амдала? Что такое ускорение?

Назовите характеристики эффективности параллельных ЭВМ и процессоров.

Начальник цикла кафедры № 210

подполковник Д.Одинец