Регистр spcr - регистр управления
|
SPIE |
SPE |
DORD |
MSTR |
CPOL |
CPHA |
SPR1 |
SPR0 |
SPIE - разрешение прерывания по окончанию передачи.SPE - SPI включен. Если установлен этот бит, то выводы #SS, MISO, MOSI и SCK работают как выводы SPI, иначе - как простые выводы порта.DORD - направление передачи данных. Если установлен, то передача идёт с младшего бита, если сброшен - со старшего.MSTR - если установлен, контроллер работает как Master, если сброшен - как Slave. Управляется также выводом #SS, если он настроен на ввод - при подаче "0" на #SS бит MSTR сбрасывается.CPOL - определяет уровень на выходе SCK в режиме ожидания - SCK = CPOLCPHA - если установлен, передача и приём бита производится по обратному фронту, если сброшен - по прямому.SPR1, SPR0 - делитель тактовой частоты (F - частота генератора контроллера).
Регистр SPSR - регистр состояния
|
SPIF |
WCOL |
- |
- |
- |
- |
- |
- |
SPIF - флаг прерывания по окончанию передачи. Устанавливается и сбрасывается аппаратно. WCOL - флаг наложения. Устанавливается, когда принятый байт наложился на ещё не прочитанный в регистре данных. Сбрасывается чтением регистра состояния.
Регистр SPDR - регистр данных
|
MSB |
- |
- |
- |
- |
- |
- |
LSB |
Схема подключения нескольких устройств с использованием интерфейса SPI. Протокол предоставления доступа к шине SPI.
При необходимости подключения к шине SPI нескольких микросхем используется либо независимое (параллельное) подключение (рис. 2), либо каскадное (последовательное) (рис. 3). Независимое подключение более распространенное, т.к. достигается при использовании любых SPI-совместимых микросхем. Здесь, все сигналы, кроме выбора микросхем, соединены параллельно, а ведущий шины, переводом того или иного сигнала SS в низкое состояние, задает, с какой подчиненной ИС он будет обмениваться данными. Главным недостатком такого подключения является необходимость в дополнительных линиях для адресации подчиненных микросхем (общее число линий связи равно 3+n, где n-количество подчиненных микросхем). Каскадное включение избавлено от этого недостатка, т.к. здесь из нескольких микросхем образуется один большой сдвиговый регистр. Для этого выход передачи данных одной ИС соединяется со входом приема данных другой, как показано на рисунке 3. Входы выбора микросхем здесь соединены параллельно и, таким образом, общее число линий связи сохранено равным 4. Однако использование каскадного подключения возможно только в том случае, если его поддержка указана в документации на используемые микросхемы. Чтобы выяснить это, важно знать, что такое подключение по-английски называется 'daisy-chaining'.
Рис. 2. Независимое подключение к шине SPI
Рис.
3. Каскадное подключение к шине SPI
Протокол передачи по интерфейсу SPI идентичен логике работы сдвигового регистра, которая заключается в выполнении операции сдвига и, побитного ввода и вывода данных по определенным фронтам сигнала синхронизации. Установка данных при передаче и выборка при приеме всегда выполняются по противоположным фронтам синхронизации. Это необходимо для гарантирования выборки данных после надежного их установления. в качестве первого фронта в цикле передачи может выступать нарастающий или падающий фронт, то всего возможно четыре варианта логики работы интерфейса SPI. Эти варианты получили название режимов SPI и описываются двумя параметрами:
CPOL - исходный уровень сигнала синхронизации (если CPOL=0, то линия синхронизации до начала цикла передачи и после его окончания имеет низкий уровень (т.е. первый фронт нарастающий, а последний - падающий), иначе, если CPOL=1, - высокий (т.е. первый фронт падающий, а последний - нарастающий));
CPHA - фаза синхронизации; от этого параметра зависит, в какой последовательности выполняется установка и выборка данных (если CPHA=0, то по переднему фронту в цикле синхронизации будет выполняться выборка данных, а затем, по заднему фронту, - установка данных; если же CPHA=1, то установка данных будет выполняться по переднему фронту в цикле синхронизации, а выборка - по заднему). Информация по режимам SPI обобщена в таблице 2.
Ведущая и подчиненная микросхемы, работающие в различных режимах SPI, являются несовместимыми, поэтому, перед выбором подчиненных микросхем важно уточнить, какие режимы поддерживаются ведущим шины. Аппаратные модули SPI, интегрированные в микроконтроллеры, в большинстве случаев поддерживают возможность выбора любого режима SPI и, поэтому, к ним возможно подключение любых подчиненных SPI-микросхем (относится только к независимому варианту подключения). Кроме того, протокол SPI в любом из режимов легко реализуется программно.
Интерфейс JTAG. Назначение и основные технические характеристики. Сигналы интерфейса JTAG.
JTAG (сокращение англ. Joint Test Action Group) — специализированный аппаратный интерфейс, разработанный для тестирования собранных печатных плат (с использованием стандарта IEEE 1149.1). Из-за широкой функциональности JTAG стал повсеместно использоваться для отладки и программирования.
На данный момент JTAG-интерфейс применяется при периферийном сканировании. Этот термин относится к тестированию печатных плат, с установленными на них процессорами, ПЛИС, флэш-микросхемами и т.д., на наличие в электроцепях коротких замыканий, непропаек, западаний на 0 или 1. Управление JTAG-интерфейсом описывается в т.н. BSDL-файле, который предоставляется разработчиком данной микросхемы. В большинстве случаев эти файлы находятся на сайтах производителей микросхем.
Порт тестирования (англ. Test Access Port) представляет собой четыре или пять выделенных выводов микросхемы: ТСК, TMS, TDI, TDO, ~TRST (опционально).
JTAG-порт микросхемы и ячейки периферийного сканирования
Функциональное назначение этих линий:
TDI (вход тестовых данных) — вход последовательных данных периферийного сканирования. Команды и данные вдвигаются в микросхему с этого вывода по переднему фронту сигнала TCK;
TDO (выход тестовых данных) — выход последовательных данных. Команды и данные выдвигаются из микросхемы с этого вывода по заднему фронту сигнала TCK;
TCK (вход тестового тактирования) — тактирует работу встроенного автомата управления периферийным сканированием. Максимальная частота сканирования периферийных ячеек зависит от используемой аппаратной части и на данный момент ограничена 25...40 МГц;
TMS (вход управления тестированием) — обеспечивает выбор режима тестирования.
В некоторых случаях к перечисленным сигналам добавляется сигнал TRST для инициализации порта тестирования, что необязательно, т. к. инициализация возможна путем подачи соответствующей последовательности сигналов на вход TMS.
Работа средств обеспечения интерфейса JTAG подчиняется сигналам автомата управления, встроенного в микросхему. Состояния автомата определяются сигналами TDI и TMS порта тестирования. Определённое сочетание сигналов TMS и TCK обеспечивает ввод команды для автомата и её исполнение
Если на плате установлено несколько устройств, поддерживающих JTAG, они могут быть объединены в общую цепочку. Уникальной особенностью JTAG является возможность программирования не только самого микроконтроллера (или ПЛИС), но и подключённой к его выводам микросхемы флэш-памяти. Причём существует два способа программирования флэш-памяти с использованием JTAG: через загрузчик с последующим обменом данными через память процессора, и через прямое управление выводами микросхемы.
Ячейки граничного сканирования. Режимы работы и способы включения ячеек граничного сканирования.