Соответствие стандарту ieee 1149.1

Для того, чтобы соответствовать стандарту, микросхема должна содержать:

JTG-порт микросхемы и ячейки периферийного сканирования

1. 4-х или 5-ти проводный порт тестового доступа (TAP — Test Access Port), состоящий из следующих линий:

   1. TDI (Test Data Input) — вход тестовой последовательности,

   2. TDO (Test Data Output) — выход тестовой последовательности,

   3. TMS (Test Mode Select) — выбор тестового режима,

   4. TCK (Test Clock) — синхронизация,

   5. TRST (Test Reset) — опциональная линия сброса.

2. внутренние ячейки периферийного сканирования (BS Cells)

3. регистры периферийного сканирования (BS Registers)

4. дополнительную переключающую обвязку (TAP Controller)

Кроме того, производитель микросхемы должен предоставить так называемый BSDL-файл (англ. Boundary Scan Description Language), полностью описывающий логику периферийного сканирования в данном типе микросхем.

Для применения периферийного сканирования необходимо наличие в тестируемом устройстве компонентов, его поддерживающих. Некоторые называют их компонентами с JTAG-интерфейсом. Это требование довольно легко выполнить, так как множество микросхем изрядного числа производителей уже поддерживают стандарт IEEE 1149.1. Чтобы получить хорошее тестовое покрытие нет необходимости в том, чтобы все компоненты на плате имели JTAG-интерфейс. Например, много блоков, состоящих из несканируемых компонентов, т. н. кластеры, могут тестироваться, несмотря на отсутствие прямого доступа для сканирования. В действительности, существуют практические примеры, когда осуществляется контроль и детальное тестирование абсолютно всей платы (включая память) при помощи одного или двух компонентов, поддерживающих периферийное сканирование.

Получить доступ к JTAG-компонентам просто. Микросхемы, поддерживающие периферийное сканирование, соединяются в одну или несколько отдельных цепочек. При этом вывод TDO одной микросхемы соединяется с выводом TDI другой. И ко всем микросхемам подводятся сигналы TCK и TMS для контроля всей этой «тестовой инфраструктуры».

Механизм периферийного сканирования некая тестовая последовательность (тестовый вектор — Test Vector), двоичная — состоящая из нулей и единиц, вводится в тестовый порт (TAP). Она проходит последовательно через все ячейки периферийного сканирования (BS Cells). На выходе (TDO) она анализируется специальным программным обеспечением, после чего делаются соответствующие выводы о состоянии инфраструктуры данной микросхемы.Если тестовая последовательность пришла в неизмененном состоянии — то делается вывод об отсутствии коротких замыканий и непропаек у микросхемы. Если последовательность изменилась — то наоборот.

На самом деле, это не совсем так. Конфигурации современных цифровых устройств настолько сложны, что по одному тестовому вектору обычно невозможно судить о всей инфраструктуре. Вследствие чего используются одновременно несколько тестовых векторов. В задачи же соответствующего программного обеспечения входит определение вида и минимального (безызбыточного) количества этих тестовых векторов.