Заключение
В результате лабораторной работы были приобретены навыки совместно применять устройства средней степени интеграции
Все задания выполнялись согласно варианту №9.
Были построены таблицы истинности для побитовой логической операции А В, арифметической операции разности, а также для задачи согласно варианту №9, а именно проверки Commodore GCR-кода.
Были реализован вычислительный блок на холсте .bdf, в котором приём входных данных осуществляется параллельным кодом по заднему фронту сигнала с синхронным сбросом и выдачей значений передним фронтом последовательным кодом старшими разрядами вперед с активным сигналом «Read» = 1.
Вычислительный блок выполняет операции согласно коду операции: 00
– операция не производится, на выход передаётся значение счётчика выполненных операций; 01 – проверка Commodore GCR-кода; 10 – над 3-х
разрядными А и В выполняется логическая побитовая операция А В; 11 –
над 3-х разрядными А и В выполняется арифметическая операция разности.
Был составлен план моделирования на основе таблиц истинности и кодов операций.
Далее была промоделирована работа схемы в двух режимах, а также был проведен анализ и описаны результаты моделирования. Результаты моделирования совпали с таблицей истинности.
Далее был написан код на языке описания аппаратуры VHDL, а также произведено моделирование в обоих режимах. Также для написанного кода были составлены схемы при помощи RTL Viewer. Также была промоделирована работа кода в обоих режимах. Результат моделирования совпал с таблицей истинности.
31