- •2. Элементная база микроэвм
- •2.1. Состав элементов для построения микроЭвм
- •2.2. Однокристальные микропроцессоры к1810вм86/к1810вм88
- •2.2.1. Аппаратный интерфейс
- •2.2.2. Функциональный смысл внешних сигналов
- •2.2.3. Структура и принцип действия
- •2.2.4. Временные диаграммы функционирования
- •2.2.5. Логическая организация памяти
- •2.2.6. Вычисление физического адреса памяти
- •2.2.7. Сегментная структура памяти
- •2.3. Генератор тактовых импульсов к1810гф84
- •2.4. Шинные буферы к1810ва86
- •2.5. Элементы памяти
- •2.5.1. Элементы постоянной памяти
- •2.5.2. Элементы оперативной памяти
- •2.6. Порты ввода/вывода
- •2.6.1. Порт ввода/вывода к1810ир82
- •2.6.2. Порт ввода/вывода к589ир12
- •2.6.3.Программируемый параллельный интерфейс кр580вв55а
- •Режим 0
- •Режим 1
- •Режим 2
2.6.2. Порт ввода/вывода к589ир12
Универсальный порт ввода/вывода К589ИР12 (ИР12) предназначен для реализации синхронного и асинхронного обмена данными с УВВ, а также обмена по прерыванию. Его условное графическое обозначение на электрических схемах и структура приведены на рис.2.14.
Рис. 2.14. Порт ввода/вывода ИР12:
а) условное графическое изображение; б) структура
Функциональное назначение внешних сигналов порта ИР12 имеет следующий смысл:
D7D0входы данных;
Q7Q0выходы данных;
STB вход сигнала записи;
MD вход выбора режима;
, CS2входы выборки кристалла;
INT выход флагового триггера.
Основу регистра ИР12 составляют восемь однотактных Dтриггеров-защелок, флаговый триггер F и схема управления режимами. В зависимости от уровня сигнала на входе выбора режима MD регистр может использоваться как порт ввода или как порт вывода.
При MD=0 регистр является портом ввода. В этом случае выходы Q порта находятся в высокоимпедансном состоянии. Запись данных с входов D в регистр осуществляется сигналом STB=1. Одновременно с записью данных по срезу сигнала STB переключается флаговый триггер, и на выходе INT формируется активный нулевой уровень, свидетельствующий о готовности порта к обмену. Считывание данных из порта осуществляется при обращении к нему со стороны процессора по входам , CS2. При этом на, как правило, подается адресный сигнал, а на CS2сигнал ввода IOR. При=0 и CS2=1 выходные буферы порта активируются, и данные поступают на выходы Q. Одновременно сбрасывается в исходное состояние флаговый триггер, но активный уровень на выходе INT поддерживается до окончания обращения. После окончания обращения выходы Q регистра возвращаются в высокоимпедансное состояние, а выход INTв пассивное единичное состояние, что свидетельствует о неготовности внешнего устройства к обмену.
При MD=1 регистр является портом вывода. В этом случае выходы Q порта постоянно находятся в активном состоянии, и данные из регистра поступают на УВВ. Запись данных в порт осуществляется при обращении к нему со стороны процессора по входам , CS2. При этом на, как правило, подается адресный сигнал, а на CS2сигнал вывода IOW. При=0, CS2=1 одновременно с записью данных сбрасывается в исходное состояние флаговый триггер, и после окончания обращения на выходе INT формируется пассивный единичный уровень, свидетельствующий о неготовности внешнего устройства к обмену. При асинхронном обмене данными УВВ после использования информации из порта должно выдать сигнал на вход STB. Этим сигналом переключается флаговый триггер, и на выходе INT появляется активный нулевой уровень, свидетельствующий о готовности порта к обмену данными.
При обмене по прерыванию сигнал INT используется в качестве запроса прерывания. При =0 все триггеры данных сбрасываются в нулевое состояние, а флаговый триггерв исходное пассивное состояние.
Выходы порта ИР12 имеют допустимый ток нагрузки в состоянии логического 0 равный 15 мA.
2.6.3.Программируемый параллельный интерфейс кр580вв55а
Программируемый параллельный интерфейс (ППИ) КР580ВВ55А (ВВ55) предназначен для организации обмена данными с внешними устройствами в различных режимах.
Условное графическое обозначение интерфейса ВВ55 на электрических схемах приведено на рис.2.15,а. Функциональное назначение внешних сигналов ППИ имеет следующий смысл:
D7D0двунаправленная шина данных;
A7A0входы/выходы порта A;
B7B0входы/выходы порта B;
C7C0входы/выходы порта C;
A1A0входы адресации внутренних регистров;
вход чтения данных;
вход записи данных;
вход выборки кристалла;
RES вход сброса.
Структура ППИ ВВ55 и его программная модель приведены на рис. 2.15,б,в. ППИ включает в себя две группы портов ввода/вывода. В группу A входит порт A и старшая половина порта CCH. В группу B входит порт B и младшая половина порта CCL. Все порты объединены внутренней шиной данных и через двунаправленный буфер данных BD связаны с внешней шиной данных D7D0. Кроме того, в ППИ имеется схема управления вводом/выводом, содержащая регистр управления (РУ) и регистр состояния. Регистр управления предназначен для хранения команд, управляющих работой параллельного интерфейса, а регистр состояниядля хранения признаков, описывающих его состояние.
ППИ ВВ55 может работать в трех режимах:
1) режим 0 синхронный ввод/вывод данных через порты A, B, C;
2) режим 1 стробируемый ввод/вывод данных через порты A, B;
3) режим 2 стробируемый двунаправленный обмен данными через порт A.
Таблица 2.11
Адресация портов ППИ ВВ55
Состояние
адресных Выбираемый входов регистр А1 А0
0 0 A 0 1 B 1 0 C 1 1 РУ
При этом порты A, B, C могут использоваться как для записи, так и для чтения данных, а обращение к регистру управления возможно только на запись. Обращение к регистру состояния возможно только на чтение и осуществляется путем обычного чтения порта C в режимах 1 и 2.
Рис. 2.15. Программируемый параллельный интерфейс ВВ55:
а) условное графическое изображение; б) структура; в) программная модель
Для использования ВВ55 необходимо прежде всего определить его конфигурацию, то есть режим работы и направление передачи данных по всем каналам. Это достигается путем загрузки в регистр управления команды режима, формат которой приведен на рис.2.16,а.
Рис. 2.16. Команды управления ППИ ВВ55:
а) команда определения режима; б) команда формирования битов порта С
Из анализа команды режима следует, что:
1) в режимах 0 и 1 порты A и B могут работать независимо друг от друга;
2) в режиме 2 может работать только порт A;
3) порт C может рассматриваться как два отдельных и независимых 4-битных порта CHи CL.
Режим работы портов CHи CLопределяется режимом работы соответствующего основного порта A или B. При работе портов A и B в режиме 0 и соответствующие порты CH, CLработают в режиме 0. При работе портов A и B в режимах 1 и 2 большинство линий порта C служит для передачи аппаратно формируемых сигналов квитирования, управляющих обменом.
В дополнение к основным режимам работы в ППИ ВВ55 обеспечивается возможность независимого программного формирования отдельных битов порта C. Это достигается путем записи по адресу регистра управления специальной команды, формат которой приведен на рис.2.16,б. При этом ранее установленный режим работы ППИ не изменяется.
По сигналу сброса RES ППИ ВВ55 устанавливается на ввод в режиме 0 по всем каналам. Режим работы портов можно изменять в любой момент времени. При изменении режима работы любого канала все порты и разряды состояния сбрасываются.
Рассмотрим особенности использования ВВ55 в различных режимах.