- •Глава 1. Основные понятия 9
- •Глава 8. Организация виртуальной памяти 227
- •Глава 9. Организация кэш-памяти 246
- •Глава1. Основные понятия
- •1.1. Система программно-аппаратных средств обработки информации
- •1.2.Традиционная классификация эвм
- •1.3. Структуры эвм
- •1.4. Многомашинные комплексы и многопроцессорные системы
- •1.5. Эволюция режимов работы эвм
- •1.5. Особенности построения и эксплуатации современных многопроцессорные и многомашинных комплексов.
- •Глава 2. Программная модель процессора
- •2.1. Общие понятия
- •2.2. Виды используемых структур памяти по принципам размещения и поиска информации
- •2.3. Организация оперативной памяти
- •2.3.1. Оперативная память и адресные пространства процессора
- •2.3.2. Адресация многобайтовых объектов в оперативной памяти
- •2.3.3. Структура и типы команд
- •2.4. Режимы адресации
- •2.5. Типы машинных арифметик
- •2.6. Управление потоком команд.
- •2.7. Контекст программы
- •2.8. Команды cisc- и risc-архитектуры
- •Глава 3. Программная модель мп Intel
- •3.1. Режимы работы
- •3.2. Программная модель 16-ти битового микропроцессора мп ia-16
- •3.2.1. Модель памяти
- •3.2.2. Порты ввода/вывода
- •2.2.3. Регистровый файл
- •3.2.4. Структура команд
- •3.3. Программная модель 32-битового микропроцессора
- •3.3.1. Основные особенности организации
- •3.3.2. Модель памяти
- •3.3.3. Регистровый файл
- •3.3.4. Структура команд и режимы адресации
- •3.3.5. Структура данных
- •Глава 4. Программные модели мп корпорации dec
- •4.1. Программная модель процессоров семейства pdp-11
- •4.2. Программная модель процессоров эвм vax-11 (см 1700)
- •Глава 5. Система прерывания
- •5.1.Функции системы прерывания и общие решения по реализации
- •5.2. Система прерывания в мп intel
- •5.2.1. Система прерывания в мп ia-16
- •5.2.2. Особенности системы прерывания в мп ia-32
- •5.2.3. Организация системы прерывания в pdp 11
- •Глава 6. Организация ввода-вывода
- •6.1. Система ввод/вывода
- •6.2.Теоретические основы операций ввода/вывода
- •6.3. Синхронизация передачи данных при вводе/выводе
- •6.3.1. Ввод/вывод с проверкой готовности
- •6.3.2. Ввод/вывод с использованием системы прерывания
- •6.3.3. Ввод/вывод с использованием устройств прямого доступа к памяти
- •Глава 7. Шинные интерфейсы
- •7.1. Общие положения
- •7.2. Асинхронный системный интерфейс "Общая шина"
- •7.3. Системные интерфейсы мп ia
- •7.4. Локальный интерфейс микропроцессора i80386
- •7.4.1. Особенности локального интерфейса i80386
- •7.4.2. Диаграммы работы локального интерфейса мп i80386
- •7.4.3. Модель функционирования локального интерфейса мп i80386. (интерфейс с конвейерной передачей данных)
- •7.4.4. Специальные циклы
- •7.5. Локальный интерфейс микропроцессора i486 (интерфейс с пакетной передачей данных)
- •7.5.1. Особенности локального интерфейса i486
- •7.5.2. Диаграммы работы локального интерфейса мп i486
- •7.5.3. Модель функционирования локального интерфейса мп i486
- •7.6. Локальный интерфейс мп Pentium (интерфейс с пакетной передачей данных и конвейеризацией передачи адреса)
- •7.7. Интерфейсы с расщепленными транзакциями
- •Глава 8. Организация виртуальной памяти
- •8.2. Основные задачи виртуальной памяти
- •8.3. Страничная организации виртуальной памяти
- •8.3.1. Страничная организация памяти
- •8.3.2. Виртуальная память на основе таблицы математических страниц
- •8.3.3. Упрощенная схема виртуальной памяти на основе таблицы физических страниц
- •8.3.4. Схема виртуальной памяти на основе таблицы физических страниц.
- •Глава 9. Организация кэш-памяти
- •9.1. Назначение и общая схема подключения кэш-памяти
- •9.2. Системы адресации кэш-памяти
- •9.3. Режимы работы кэш-памяти
- •9.4. Иерархическая структура кэш-памяти и средства управления кэш-памятью
- •9.5. Организация когерентности системы кэш-памяти в многопроцессорных системах с общей оперативной памятью.
- •Основные переходы. При запросах на чтение (r):
- •Чтение (sr2):e в s. При запросах на запись (w):
- •Глава 10. Организация системы памяти на жестких дисках
- •10.1.Дисковые массивы и уровни raid
- •125Стр. Из 292
1.4. Многомашинные комплексы и многопроцессорные системы
Многомашинные комплексы
Появление первых моделей семейства IВМ/360 связано с бурным ростом использования ЭВМ в научно-технических расчетах. При этом важнейшую роль отводили системам машинного контроля безошибочной работы аппаратуры. Для контроля использовались как аппаратные средства (контроль по четности и другие корректирующие коды и т.д.), так и программные средства (двойной просчет). Естественным стало и двойное параллельное выполнение программ на многомашинных комплексах со сравнением промежуточных результатов. В этих комплексах каждая ЭВМ использовала свою операционную систему, а одна из них – дополнительно программу организации совместной работы ЭВМ в комплексе.
Схема двухмашинного комплекса на основе моделейIBM/360 представлена на рис. 1.4.
Каждая модель комплекса содержит процессор, модули памяти и систему ввода/вывода (каналы в/в). Обмен данными производится через систему ввода/вывода. На рис. 1.4 для связи между моделями комплекса использовано специальное устройство – адаптер «канал-канал».
Это однобайтный регистр передаваемых данных и два контроллера со стороны интерфейсов ввода/вывода, соединяемых моделей комплекса.
Передача данных через адаптер «канал-канал» начинается по команде программы ввода/вывода со стороны одного из процессоров. Этой командой может быть команда "записать". Контроллер адаптера по этой команде посылает сигнал прерывания в процессор смежной ЭВМ. В программе прерывания предусмотрена команда обращения к этому же адаптеру, но уже по чтению. Адаптер, получив задания от процессоров, отвечает положительными квитанциями. Так организуется передача данных. Конец передачи данных определен счетчиками данных в командах канала.
По окончании передачи данных контроллеры адаптеров «канал-канал» посылают каналам байты состояния. Этим заканчивается выполнение команды канала. Передача данных прекращается по окончании всех команд программы ввода/вывода. Программа канала может завершиться штатно или по сбою. В любом случае контроллеры адаптеров «канал-канал» посылают процессорам сигналы прерывания для анализа условий окончания программы ввода/вывода.
Интерфейс прямого управления предназначен для передачи управляющих сигналов между процессорами.
Для увеличения производительности и более эффективного использования большого парка периферийных устройств использовались и многопроцессорные системы, например – двухпроцессорные.
Многомашинные комплексы в настоящее время определяются как асимметричные, слабосвязанные многопроцессорные системы; системы с неоднородным доступом к памяти (NUMA – Non-Uniform Memory Access).
Многопроцессорные системы
Многопроцессорные системы определяются как симметричные мультипроцессорные системы (SMP системы – Summitries Multiprocessor). Все процессоры системы работают в едином виртуальном и физическом пространстве оперативной памяти. Любой из процессоров может обслуживать внешние прерывания. Это сильно связанные системы. Схема двухпроцессорной системы моделей IBM/360 представлена на рис. 1.5.