|
x1 |
|
& |
|
x1 |
1 |
|
|
x1 |
=1 |
|
|
|
|
|
|
y=x1 x2 |
|
|
y=x1 |
x2 |
|
y=x1ORx2 |
||
x2 |
|
|
|
x2 |
|
|
x2 |
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
а) элемент И-НЕ |
б) элемент ИЛИ-НЕ |
в) элемент исключающее ИЛИ |
||||||||
|
|
|
|
|
|
Рис. 2.3 |
|
|
|
|
|
|
Таблица 2.2
x1 |
x2 |
|
|
x1 x2 |
|
||
1 |
1 |
0 |
|
1 |
0 |
1 |
|
0 |
1 |
1 |
|
0 |
0 |
1 |
|
Таблица 2.3
x1 |
x2 |
|
|
x1 x2 |
|
||
1 |
1 |
0 |
|
1 |
0 |
0 |
|
0 |
1 |
0 |
|
0 |
0 |
1 |
|
Таблица 2.4
x1 |
x2 |
x1ORx2 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
2.4.Функциональные узлы компьютерных систем
2.4.1.Элемент памяти. Основой ячейки памяти является функциональное устройст- во, которое может хранить бит информации сколь угодно долго и по команде может принять или выдать этот бит. Такие устройства называются триггерами. Термин “триггер” происхо- дит от английского слова trigger – защелка, спусковой крючок. Триггер собирается из четы- рех логических элементов: два элемента “логическое НЕ” и два элемента “логическое И-НЕ”. Самый распространенный тип триггера – так называемый RS -триггер ( S и R соответствен- но от английских слов set – установка и reset – сброс). Он имеет два симметричных входа S
иR и два симметричных вы-
|
|
|
|
|
|
|
|
S |
0 |
D1 |
1 |
|
& |
|
|
|
|
|
|
D3 |
0 |
Q |
|
|
|
|
|
|
|||
|
|
|
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
& |
1 |
Q |
||
R |
0 |
|
1 |
|
D4 |
||
D2 |
|
|
|
||||
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
а) триггер в состоянии хранения
бита информации
Таблица 2.5
S |
R |
Q |
|
|
|
|
|
|
Q |
||||
1 |
1 |
Запрещено |
||||
1 |
0 |
1 |
|
0 |
|
|
0 |
1 |
0 |
|
1 |
|
|
0 |
0 |
Хранение |
||||
|
|
|
бита |
|||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
хода Q и Q . Входы предна- |
||||||||
|
|
|
|
|
|
|
|
|
|
|
|||||||||
|
S |
1 |
|
D1 |
0 |
|
& |
|
1 |
|
значены для записи в триггер |
||||||||
|
|
|
|
|
|
|
D3 |
Q |
одного |
бита |
со |
значением |
|||||||
|
|
|
|
|
0 |
|
|
|
|||||||||||
|
|
|
|
|
|
|
|
|
|
ноль или единица. Сигнал на |
|||||||||
|
|
|
|
|
|
|
|
|
|
||||||||||
|
|
|
|
|
|
|
|
|
|
|
|||||||||
|
|
|
|
|
|
|
|
|
|
|
одном |
выходе |
соответствует |
||||||
|
|
|
|
|
|
|
|
|
|
|
|||||||||
|
|
|
|
|
|
|
|
|
|
|
значению, |
|
хранящемуся |
на |
|||||
|
|
|
|
|
1 |
& |
0 |
|
триггере, |
сигнал |
на |
другом |
|||||||
|
R |
0 |
|
|
1 |
|
D4 |
Q выходе используется |
для |
по- |
|||||||||
|
|
D2 |
|
|
|
|
|
лучения инверсного значения |
|||||||||||
|
|
|
|
|
|
|
|
|
|
||||||||||
|
|
|
|
|
|
|
|
|
|
|
(см. рис. 2.4). Таблица истин- |
||||||||
|
|
|
|
|
|
|
|
|
|
|
|||||||||
|
|
|
б) запись в триггер единицы |
|
ности триггера дана в табл. |
||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
2.5. Схема, приведённая на |
||||||||
|
|
|
|
|
|
|
|
|
|
|
рис. 2.5 а, |
поддерживает зна- |
|||||||
чение бита, равного нулю. S = 0 и R = 0 - входных сигналов |
|||||||||||||||||||
нет. Тогда на входы элементов D3 и |
D4 , связанные с S и |
||||||||||||||||||
R , будет подана 1 и их выходной сигнал будет зависеть от сигналов на противоположных входах. Единица на выходе элемента D4 и единица на выходе элемента D1 поддержи- вают состояние выхода элемента D3 в состоянии нуля. В свою очередь ноль на выходе элемента D3 поддерживает единицу на выходе элемента D4 . Такое состояние может
поддерживаться триггером бесконечно долго.
Для записи в триггер единицы подадим на вход S единицу (рис. 2.4 б). На выходе элемента D1 получим ноль, который обеспечит на выходе элемента D3 единицу. С выхода элемента D3 единица поступит на вход элемента D4 , на выходе которого значение
63