2.2.Разработка структурной схемы памяти и периферийных устройств

Рассмотрим формат системных шин. Шина адреса «АВ» имеет разрядность 32-бит, т.к. процессор может оперировать максимум 32-х разрядными числами. Шина данных «DВ» — 36 бит, 4 дополнительных разряда - контроль паритета (четности) данных. Шина управления «СВ» — 6 бит, состоит из сигналов тактированияCLK1 иCLK2, запись/чтение -R/w, разрешения использования системной шины устройствами -REF, запроса на обслуживание прерывания -INTR, и системного «сброса» -RST.

Блок синхронизации, запрашивает состояние питания и нажатие кнопки «сброс» («reset»). Если были перебои питания (выключение компьютера, скачки напряжения) или была нажата кнопка «сброс», то схема вырабатывает сигнал высокого уровняRST, до тех пор пока не получит положительный фронт по сигналуCLK2.При получении сигналаRST, устройство управления последовательностью микрокоманд выставляет нулевой адрес МПП, адрес микропрограммы предустановки работы ЭВМ; контроллер динамической памяти проводит необходимое, для восстановления работоспособности ОП, количество циклов регенерации. Микропрограмма предустановки, производит тестирование, на работоспособность, всех устройств микроЭВМ.

Системный таймер (Г) генерирует два сигнала тактирования: CLK1 иCLK2. ГдеCLK2 = CLK1´2. Наличие сигнала тактированияCLK2 необходимо для работы сопроцессора плавающей точки, т.к. он работает, примерно, в полтора раза медленнее ОПЭ.

В микроЭВМ существует два запоминающих устройства (ЗУ). Постоянное запоминающее устройство и оперативное ЗУ. ПЗУ построено на EPROM (ЕППЗУ), размер ПЗУ равный 256 Кб более чем достаточен. ОЗУ представляет собой динамическую память, построенную на модуле (лях)SIMM. Разрядность, как ПЗУ, так и ОЗУ должна быть равна 36 бит. Расширение оперативной памяти ограничено ёмкостью адресного пространства. 32-разряда могут адресовать 512 Мб адресного пространства. Нижние 256 Кб занимает ПЗУ, далее располагается адресное пространство ОЗУ, верхние 256 байт предназначены для адресования периферийных устройств. Отсюда видно, что расширение ОП возможно до 511 Мб. Модуль ОП может осуществлять, как явную регенерацию (при активномREF), так и скрытую во время циклов записи или чтения из памяти. Контроллер динамической памяти построен на программируемой логической матрице. В ПЛМ заданы временные диаграммы работы модуля памяти. На вход ПЛМ подаются сигналыRST,R/W иREF. В зависимости от значения входных сигналов контроллер выдает временные диаграммы управляющих сигналов.

Так как в ЭВМ организована последовательная система обработки прерываний, то устройство, подключенное первым, обладает наивысшим приоритетом. Логично, что таким устройством должна являться клавиатура, точнее контроллер клавиатуры. При работе с ЭВМ, пользователю должно предоставляться максимум возможностей для вмешательства в ход её работы. Система обработки прерываний описана в данной работе, выше, в предыдущем разделе. Понятно, что чем «дальше», по последовательной цепи подтверждения прерываний, находится устройство, тем меньше у него приоритет.

3.Разработка функциональной схемы взаимодействия основного процессорного элемента и процессорного элемента плавающей точки.

Am29332 (ОПЭ), представляет собой нерасширяемый 32-разрядный центральный процессорный модуль. Поддерживает 80-90 н.с. микроцикл для 32 разрядных устройств. Имеет два входных и один выходной порты данных. Обладает встроенным контролем четности данных. Поддерживает 1-, 2-, 3- и 4-байтовые форматы данных для всех операций и битовые поля переменной длинны для логических операций. Оснащен встроенными схемными средствами выполнения многотактовых операций.

Am29C325 (ПЭПТ), представляет собой нерасширяемый 32-разрядный процессорный модуль для осуществления операций над числами с плавающей точкой. Поддерживает 110-120 н.с. микроцикл для 32-разрядных устройств. Имеет два входных и один выходной порты данных. На выходе формирует дополнительные разряды контроля паритета данных, что обеспечивает совместимость с основным процессорным элементом. Поддерживает операции длинного и короткого сложения и вычитания с нормализацией чисел с плавающей точкой и без неё, короткое умножение. Оснащен встроенными схемными средствами выполнения многотактовых операций.

Регистровый файл отделен от обоих ПЭ и выполнен в виде автономного прибора — Am29334.

Возможны два варианта организации работы сопроцессора. В первом случае ОПЭ и сопроцессор работают по очереди, выполняя каждый команды из своего набора, во втором случае сопроцессор и основной процессорный элемент работают параллельно. В таком случае существенно увеличиваются аппаратные затраты. Для сопроцессора необходимо собственное устройство управления и регистровый файл. Могут возникнуть задержки в вычислениях, если ОПЭ будет работать с результатом, получаемым с сопроцессора. Ещё один недостаток:Am29C325работает в полтора раза медленнее, чемAm29332. В результате будет очень сложно синхронизировать их работу. В практике, достаточно малую долю, от общего числа операций, занимают операции с плавающей точкой.

Поэтому приемлемым является первый вариант взаимодействия ОПЭ с ПЭПТ (Приложение 2). В этом случае достаточно одного, общего, устройства управления, которое, в зависимости от типа операции, приостанавливает один из процессорных элементов. Достаточно присутствие одного регистрового файла. Также становиться возможным использование общего регистра данных.

Так как сопроцессор работает медленнее, необходимо существование дополнительной частоты тактирования. Приемлемым будет, если второй сигнал тактирования будет иметь вдвое больший интервал, чем основной. Тогда простой основного ПЭ будет составлять ровно два микроцикла, что обеспечивает синхронизацию работы процессорных элементов.

Вывод данных из процессорных элементов производиться на локальную шину FB. Из которой данные поступают на вход буфера и регистра данных. Буфер предоставляет возможность удержания данных, если они не предназначены для записи в регистровый файл. Из буфера данные поступают на локальную шину данныхEB, откуда они поступают на один из портов регистрового файла. Адреса могут формироваться только в ОПЭ, поэтому адресный КЭШ подключен напрямую к выходу ОПЭ. Следует отметить, что адрес является 32-разрядным, а данные 36-разрядными (4-разряда контроль четности). Поэтому 4-разряда четности в КЭШ не передаются. Все внутренние шины 36-разрядные.

Флаги, генерируемые процессорными элементами, поступают на вход «Т» тестирования внешних условий секвенсера микрокоманд.

На процессорные элементы данные поступают из соответствующих трактов регистрового файла. Процессорный элемент плавающей точки не осуществляет контроль паритета (он только формирует контрольные биты на выходе), поэтому дополнительные четыре разряда контроля четности отбрасываются. Данные загружает активный в данный момент ПЭ. Видно, что конфликты не обнаруживаются.

Информация относительно типа операции должна содержаться в коде операции команды.

Управление процессорными элементами производиться микропрограммой. Из микрокоманды поступают соответствующие биты на входы управления ПЭ. Также микрокомандой, в зависимости от типа операции, производиться приостановка одного из процессорных элементов (подача сигнала высокого уровня на вход «HOLD»), запрещение/разрешение вывода данных регистрам адреса и данных, и буферу. Микропрограмма управляет работой адресного КЭШа, разрешает/запрещает запись в таблицу сегментов или страниц. Также разрешает/запрещает преобразование виртуальных адресов в физические. Данная опция необходима, в случае, когда происходит обращение к периферийному устройству по полученному вектору прерывания. Потому что, после сложения вектора значения прерываний с содержимым базового регистра, получается физический адрес устройства.