Микропрограммное устройство управления.

В качестве секвенсора микрокоманд в блоке микропрограммного управления используется устройство со структурой аналогичной секвенсору 1804ВУ4. Довольно широкие возможности этого прибора позволяют гибко адресовать микропрограммную память. У него существует возможность выборки адреса следующей команды из разных источников (с ПНА, из регистра микрокоманд, из внутреннего регистра, а также из внутреннего счетчика), что позволяет в микроподпрограмме реализовывать переходы, а также использовать в БМУ конвейерную структуру.

Код операции из регистра команд поступает на вход преобразователя начального адреса, который представляет собой комбинационную схему, структура которой зависит от системы команд и микропрограмм, соответствующих этим командам и их распределению в памяти микропрограмм. С ПНА выдается адрес подпрограммы. Секвенсор выбирает источник адреса и выдает его на адресные входы микропрограммной памяти.

Из памяти выбирается микрокоманда и попадает в регистр микрокоманд. Микрокоманда хранится в регистре микрокоманд в течении времени ее выполнения( т.е. 1 такт). В момент, когда микрокоманда начинает выполняться, секвенсор формирует адрес следующей микрокоманды.

Конвейер позволяет повысить производительность ЭВМ. Однако, при условных или безусловных переходах эффективность конвейера равна нулю, т.к. адрес следующей микрокоманды поступает из текущей микрокоманды, т.е. операционный блок простаивает один такт. Но так как отсутствие операций перехода значительно сокращает возможности ЭВМ, то в разрабатываемой структуре реализована возможность таких переходов.

Для устранения конфликтов между выходами ПНА и RG MK (а точней той частью, которая отвечает за адрес перехода) задействованы выходы секвенсора, которые управляют разрешением выборки адреса или из ПНА (выход МЕ) или из регистра микрокоманд (выход РЕ).

Переход возможно осуществлять не только микропрограммно, но и программно. При этом адрес перехода подается на вход процессорной секции через регистр команд, а затем на регистр и шину адреса. Из регистра слова состояния выбирается необходимый признак (с помощью мультиплексора) и подается на вход СС, причем предусмотрена возможность проверять и знак, и инверсию знака (с помощью схемы ИСКЛЮЧАЮЩЕЕ ИЛИ). Переход будет осуществлен в случае, если вход разрешения перехода (ССЕ) установлен в состояние логической 1, и на вход СС подана логическая 1, если ССЕ=1 и СС=0, то выполнится следующая микрокоманда, а если ССЕ=0, то независимо от состояния входа СС будет осуществлен безусловный переход. Аналогично можно тестировать не только флаги регистра слова состояния, но и флаг, выставляемый контроллером прерываний.

Код операции содержит 8 разрядов. Это позволяет реализовать до 256 инструкции, выполняемых ЭВМ.

Разрабатываемый блок: Арифметический сопроцессор.

Арифметический сопроцессор построен на основе умножителя IDT7217L16, и предназначен для ускорения работы основного процессора при выполнении операций умножения и деления.

Взаимодействие микропроцессора и сопроцессора осуществляется по схеме последовательного выполнения операций, т. е. пока работает сопроцессор, то основной ждет. Фактически арифметический сопроцессор является составной частью ОБ, т.к. и умножитель, и МПС управляются одним микропрограммным устройством управления.

Для выполнения умножения необходимо загрузить во входные регистры умножителя операнды из внутрипроцессорной шины Y или из Рг.З, причем это надо сделать поочередно, т.к. шина - 16-разрядная.

После выполнения умножения полученное 32-разрядное произведение из внутренних выходных регистров умножителя подается на вход D МПС, где происходит его запоминание в РОН. Также результат можно сразу занести в Рг.Y, что оказывается полезным например при выполнении операции возведения в степень.