- •Разработать структурную схему гипотетической эвм, функциональную схему и алгоритм работы конкретного блока, входящего в состав этой эвм.
- •Исходные данные к курсовому проекту:
- •Разработка структурной схемы эвм.
- •Разработка основных блоков эвм:
- •Центральный процессор.
- •Кэш команд и данных.
- •Система ввода – вывода.
- •Монитор.
- •Таймер.
- •Клавиатура.
- •Разработка сопроцессора с детальным описанием деления .
- •Алгоритм операции деления.
Алгоритм операции деления.
Для выполнения деления используется алгоритм, включающий в себя умножение. При этом используется следующая итерационная формула:
yi+1 = yi (2 - yi C), i=0,1,2,…
Q=A/C, где A-делимое, С-делитель
Эта формула позволяет вычислять величину 1/С,
а y0 , y1 , y2 ,… - последовательные приближения этой величины.
Если первое приближение 0<y0<2/C, то yi→1/С при i→∞. Для выбора y0 используется гипербола, зашитая в таблицу, находящуюся в МПП. При этом достигается точность y0 до 8-9 верных двоичных разрядов.
Число итераций определяется необходимой точностью результата, например, для получения 15-разрядного частного выполняется одна, а для 30-разрядного – две итерации (т.е. для такой точности y0 точность результата при каждой итерации удваивается).
Рассмотрим работу сопроцессора при выполнения операции деления:
-
Путем сдвига в МПС нормализуется делитель С так, что 1/2<С<1.
-
Через шину Y преобразованный С подается на вход секвенсера и затем на МПП, где из таблицы происходит выборка микрокомманды, содержащей в поле константы нужный y0. Этот коэффициент через D-вход МПС заносится в Рг.Y.
-
Делитель С заносится в Рг.Х. Происходит умножение yi-1 С.
-
В МПС производится операция 2-yi-1С. Результат – в Рг.Х.
-
В Рг.Y все еще yi-1, перемножаем: yi = yi-1 (2- yi-1С), резултат – в Рг.Y
-
Выполняем пункты 3,4,5 три раза (для точности результата в 32 разряда). В результате yi =1/С.
-
В итоге частное Q= yi A .
Список литературы.
1. Каган Б. М. Электронные вычислительные машины и системы: Учеб. пособие для вузов.-3-е изд., перераб.и доп.-М.: Энергоатомиздат, 1991.
-
Комплект БИС К1804 в процессорах и контроллерах /В.М. Мещеряков, И.Е.Лобов,Глебов и др.; Под ред. В.Б. Смолова.-М.: Радио и связь, 1990.
3. Лекции по курсу "Организация ЭВМ".
4. Соболев В.И. Схемотехника. Руководство к курсовой работе. 1997, -62с.
Приложение 1
Структурная схема ЭВМ
ОЗУ ПЗУ
Контроллер ОП Клавиатура Контроллер клавиатуры Монитор Адаптер монитора
Блок
синхронизации ЦП Таймер
ШУ
ШД/ ША
Ко всем тактируемым узлам ЭВМ |
запрос на
прерывание