3.2. Основная память
Память состоит из: оперативного запоминающего устройства (ОЗУ), постоянного запоминающего устройства (ПЗУ) и контроллера. Назначение запоминающих устройств – хранение постоянных и временных данных, команд. Контроллер обеспечивает необходимые временные диаграммы для работы памяти. Например, если имеется динамическая память DRAM, то контроллер обеспечивает не только диаграммы чтения и записи, но и регенерацию памяти. Особенности страничной организации памяти были рассмотрены выше.
3.3. Клавиатура и монитор
Клавиатура и монитор обеспечивают интерактивное общение пользователя с компьютером.
Клавиатура - устройство ввода – предназначена для ввода информации в компьютер. Управляет работой клавиатуры соответствующий контроллер. В системе прерываний контроллер клавиатуры стоит сразу после таймера для более оперативного вмешательства пользователя.
Монитор - устройство вывода - предназначен для отображения всевозможной информации. Монитор – пассивное устройство, то есть не выдает никаких управляющих сигналов, а только отображает информацию. Монитор подключается к системной шине через контроллер – видеоадаптер.
3.4. Блок синхронизации
Блок синхронизации (БС) предназначен для обеспечения синхронной работы всех устройств (узлов) ЭВМ. В задачи блока синхронизации входит генерация синхронизирующих последовательностей. Синхропоследовательности имеют заданную форму, длительность и предназначены для центрального процессора, таймера, контроллеров и других узлов, входящих в состав ЭВМ.
3.5. Таймер
Таймер – счетчик, работа которого не зависит от процессора. Таймер может использоваться, например, для:
квантования, то есть разделения процессорного времени на интервалы для эффективного использования процессора при работе с периферийными устройствами;
формирования прерывания по истечении заданного промежутка времени (функция “будильника”);
регенерации динамической памяти (DRAM), то есть спустя некоторый интервал времени таймер выставляет запрос на прерывание с высшим приоритетом для обеспечения регенерации памяти.
4. Разработка принципиальной схемы кпдп.
Сначала пара слов о самой системе ввода/вывода. Система ввода/вывода служит для обмена данными между оперативной памятью и периферийными устройствами. Существует несколько способов организации систем ввода/вывода: условный в/в, в/в по прерываний, прямой доступ к памяти. Заданием оговорен последний вариант – ПДП – прямой доступ к памяти.
Основное преимущество этого метода реализации системы ввода/вывода заключается в том, что процессор только инициирует процедуру обмена, а за все остальное: управление системной шиной, все функции адресации памяти и.т.д., - отвечает контроллер ПДП. Процессор во время пересылки может выполнять какую-либо другую операцию.
Существует несколько разновидностей реализации ПДП. Остановимся на ПДП с “захватом цикла шины”. Суть этого метода в том, что контроллер ПДП на время запрашивает у процессора право на владение системной шиной для организации обмена ПУ с памятью.
Таким образом, главным при разработке системы ввода/вывода является контроллер прямого доступа к памяти.
Контроллеры внешних (периферийных) устройств имеют несколько программно доступных регистров: регистр команд, регистр состояния, регистр данных. С помощью этих регистров КПДП получает информацию о состоянии ПУ, о данных, которые необходимо передать и.т.д.
В основу контроллера прямого доступа к памяти положена микросхема Am2940 – 8-разрядный генератор адреса ПДП. Для упрощения принципиальной схемы будем считать разрядность этой ИМС равной 32. Данная микросхема предназначена для генерирования последовательности соседних адресов, используемых при последовательной пересылке данных как в память, так и из памяти. Также ведется подсчет числа пересылаемых слов. Когда значение в счетчике слов достигнет заданного, микросхема вырабатывает сигнал “Done” – сигнал окончания передачи. Am2940 имеет регистр счетчика слов и регистр начального адреса, занесение данных в которые и считается инициализацией контроллера ПДП. Главным минусом микросхемы является то, что она не поддерживает пересылку данных. Для пересылки данных от ПУ на шину данных через контроллер и обратно используем синхронный трансивер (приемопередатчик).
Также необходимо устройство управления для регулирования работы данных микросхем. Устройство управления выполнено по “классической” схеме: регистр команд, преобразователь начального адреса, секвенсор микрокоманд, микропрограммная память, регистр микрокоманд.
Таким образом, контроллер ПДП имеет три регистра:
регистр команд в составе устройства управления;
регистр данных (трансивер);
регистр состояния.
Для адресации этих регистров используется биты с шины адреса. Достаточно простой схемы с дешифратором 24. Таким образом, получаем, что процессор адресует только регистры контроллера ПДП и все.
В начале операции ПДП выходы микросхемы Am2940 в состоянии высокого импеданса. С помощью дешифратора с шиной данных соединяется статусный регистр контроллера. Процессор опрашивает состояние контроллера, затем посылает команду. Формат команды имеет следующий вид:
Код операции отправляется на ПНА и далее для дешифрации команды. А начальный адрес и количество слов загружаются в соответствующие регистры Am2940. Далее начинается арбитраж системной шины: контроллер посылает сигнал “запрос шины”, процессор отвечает сигналом “предоставление шины”. Получив этот сигнал, контроллер отсылает подтверждение о предоставлении ему системной шины. Процессор, в свою очередь, получив подтверждение, отключается от системной шины, то есть переводит все свои выходы в z-состояние. Контроллер ПДП начинает обмен. По адресу памяти, выставленному на адресную шину генератором адреса Am2940, через трансивер записывается или считывается слово данных. Если обмен не закончен, эта операция продолжается. При этом адрес, который идет на шину с выходов генератора адреса, в каждом цикле увеличивается на 1. По окончании обмена генератор адреса ПДП формирует сигнал “Done”, который в качестве “прерывания” отправляется в процессор. Процессор, получив этот сигнал, посылает контроллеру сигнал “окончание обмена”. Контроллер отвечает подтверждением окончания обмена и переводит все свои выходы в состояние высокого импеданса, тем самым отключается от системной шины. Процессор, получив подтверждение, вновь подключается и права на владение системной шиной переходят к нему.
Принципиальная схема контроллера ПДП изображена в приложении 3. Для большей читабельности схемы были сделаны некоторые допущения: некоторые ненужные выводы микросхем не были изображены, не показана шина управления, с которой разводится по всем устройствам синхросигнал.