3.3) Арифметический сопроцессор

При разработке арифметического сопроцессора возможно два варианта его построения и сопряжения с основным процессором: параллельная работа, т.е. оба процессора одновременно и независимо друг от друга работают, и последовательная работа, т.е. когда один процессор работает, другой ждет. Рассмотрим оба варианта для выбора наиболее рационального из них.

Последовательная работа

Затраты на дополнительное оборудование – минимальны.
Сложность проектирования и реализации – низкие
Эффективность работы системы – ниже, чем при параллельной работе

Параллельная работа

Затраты на дополнительное оборудование – высокие.
Сложность проектирования и реализации – высокие
Эффективность работы системы – выше, чем при последовательной работе

По сути, необходимо выбрать согласны ли мы пойти на значительное повышение затрат оборудования ради повышения эффективности. Для реализации варианта с параллельной работой необходимо будет разделить управление ОБ и умножителя, т.е. потребуется еще одно микропрограммное устройство управления. Эффективность работы системы же при этом значительно не возрастет, т.к. наиболее часто в процессоре выполняются арифметические, логические и операции пересылки. Поэтому из вышеуказанных двух вариантов сопряжения сопроцессора с основным процессором выберем вариант последовательного сопряжения. Арифметический сопроцессор будет построен на базе параллельного умножителя АМ29323. Данная МС позволяет выполнять операцию умножения. Операция может быть реализована либо внутри МПС, либо вне ее с использованием дополнительных схемных средств.

3.4.) Основная память

Блок основной памяти включает в себя: ОЗУ для временного хранения данных программ и обмена с процессором, ПЗУ для хранения команд ЭВМ, контроллер памяти, который берет на себя роль адресного селектора и арбитра при тех или иных ошибках при работе с памятью. Ниже представлена структурная схема сопряжения памяти с магистралью через контроллер.

AB CB

адрес данные управляющие сигналы

Контроллер памяти

к PIC

Блок ОЗУ

Блок ПЗУ

CEWEOEАдр. ОЗУ данныеCEOEАдр. ПЗУ данные

Рис. 3.4.1. Схема организации взаимодействия памяти с магистралью через контроллер.

Согласно индивидуальному заданию организация памяти ЭВМ – многоблочная. То есть память должна быть организована в некоторое число физических модулей. При этом все адресное пространство ОП делится на участки. Каждый участок – это отдельный блок. Цель такой организации памяти – повышение надежности, если один из блоков неисправен, то остальные продолжают работу, а в регистр состояния контроллера памяти заносится информация о неисправном блоке. Каждый раз при обращении к неисправному блоку контроллер прерывает операцию с этим блоком. Помимо этого контроллер выполняет функцию дешифратора адреса. Ниже показана организация адреса ОП.

Адрес блока Адрес ячейки в оперативной памяти