146

На основе звеньев рис. 12.6а можно построить многозвенный рекурсивный фильтр по параллельной или каскадной (с конвейеризацией) структуре с быстродействием, равным быстродействию одного звена.

Реализация звена в канонической форме позволяет вдвое уменьшить объем регистровой сигнальной памяти.

Реализация ЦФ упрощается с учетом конкретных значений их отдельных коэффициентов, таких, например, как 0, ± 1, ± 2, ± 2− i. Умножение на них выполняется тривиальным образом. Однако привязка структуры к конкретным значениям коэффициентов существенно понижает уровень программируемости фильтра.

12.2.4. ЦИФРОВЫЕ ФИЛЬТРЫ С РАСПАРАЛЛЕЛИВАНИЕМ АРИФМЕТИЧЕСКИХ ОПЕРАЦИЙ

Цифровые фильтры с последовательно-параллельной обработкой достаточно просты в реализации, но ограничены в быстродействии. Повысить скорость обработки можно ценой увеличения объема аппаратуры, используя принцип распараллеливания арифметических операций. Для этого вводится L параллельно работающих арифметических устройств, каждое из которых выполняет в L раз меньшее число операций на один отсчет выходного сигнала, что и обеспечивает пропорциональное увеличение быстродействия фильтра.

Так, в рекурсивном фильтре второго порядка с помощью двух параллельно работающих арифметических устройств можно раздельно обрабатывать задержанные отсчеты входного х(п − l) и выходного y(n − k) сигналов.

Однако распараллеливание более значимо для нерекурсивных фильтров высокого порядка. При использовании двух арифметических устройств (рис.12.7) реализуемый таким фильтром алгоритм обработки можно представить в виде

y( n ) =	( N/2 )− 1		bl x( n − l ) +	N − 1
	∑			∑	bl x( n − l ),
	l =	0		l = ( N/2 )
где первые N/2 операций		умножения-сложения выполняются первым

арифметическим устройством, а вторые N/2 операций − вторым.

Диаграммы управляющих сигналов для данного фильтра полностью совпадают с диаграммами фильтра порядка N/2 с одним арифметическим устройством (рис.12.4, а, б).

Минимальный период тактовых импульсов здесь больше на время задержки выходного сумматора SM, т. е. Tт мин = tзRG + tзАУ + tзMS + t зSM .

Количество тактов на один отсчет выходного сигнала составляет (N/2)+1 (первый такт Т1 − подготовительный) и, следовательно, время обработки рав-

но: Tобр = [( N / 2 ) + 1] Tт мин .

						147
x(t)							RG4	MS2	RG5	RG6	RG7
АDC		RG	МS1	RG	RG	RG
		0		1	2	3
Пуск	Зп		Сдв				Сдв1
										Сдвиг
			R	А ПЗУк		D		А		D
			СчА				АУ1 R		ПЗУк		АУ2
					1				2		R
						Зп				Зп
									SМ
2	1		3
								4
fT	УУ		4
									RGy

y(n)

Рис.12.7. Структурная схема НФ с распараллеливанием арифметических операций

В случае L параллельно работающих арифметических устройств при кратных значениях N и L время обработки уменьшается в L раз:

Tобр = [( N / L ) + 1]Tт мин .

Однако по мере увеличения L возрастает время задержки (L − 1)-гo объединяющих (выходных) сумматоров и соответственно время Tт мин. Для повышения быстродействия можно включить на выходах арифметических устройств конвейерные регистры памяти.

Наибольшая скорость достигается при параллельном способе реализации, когда количество арифметических устройств равно количеству арифметических операций на один отсчет выходного сигнала.

12.2.5. ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЛЬНАЯ РЕАЛИЗАЦИЯ РЕКУРСИВНОГО ЗВЕНА ВТОРОГО ПОРЯДКА

В способе параллельно-последовательной обработки текущий х(n) и все задержанные отсчеты сигналов x(n – l), y(n – k) обрабатываются одновременно, но поразрядно. При этом поразрядное умножение сигналов на коэффициенты фильтра выполняется таблично с помощью запоминающего устройства, что существенно упрощает реализацию арифметического устройст-

ва фильтра [4,5,26,27].

Переход в данном способе от математического алгоритма обработки

148

y( n ) = ∑2 bl x( n − l ) + ∑ 2 ak y( n − k )

l = 0 k= 1

к реализационному для звена РФ второго порядка осуществляется следующим образом. Сигналы x(n – l), y(n – k) представляются разрядами соответствующего им двоичного дополнительного кода:

x( n −			l ) = − x( 0 )( n −		l ) +	q	xд( i )( n − l ) 2− i ,
						∑
						i = 1
y( n −		k ) = − y( 0 )( n −			k ) +	q		yд( i )( n − k )2		− i .
						∑	1
						i =
С учетом этого разностное уравнение преобразуется к виду
y( n ) =	q		2 b x( i )( n − l ) −			2	a	k	y( i )( n − k )		2− i −
	∑		∑	l д		∑			д
	i= 1	l = 0			k = 1

−

2

b x( 0 )( n −

l ) −

2

a

y0( n −

=

q

F ( i ) 2

− i −

F ( 0 ) .

∑

∑

k

k )

∑

l

l = 0

k = 1

i = 1

Так как разряды сигналов могут принимать лишь два значения – 0 или 1, то, выражая коэффициенты bl, аk в дополнительном коде (blд, аkд) и выполняя суммирование− вычитание произведений также в дополнительном коде, получим отсчеты выходного сигнала у(n) в дополнительном коде:

y д ( n ) =

q

2− i Fд( i ) − Fд( 0 ) .

∑

1

i =

q

Операцию

суммирования со

2− i F ( i )

можно

представить

сдвигом ∑

i =

1

д

следующим образом:

+ F( q ) )2− 1

F( q− 1) )2− 1

( q− 2 ) )2

(1) )2− 1.

∑q

2− i F( i ) = ( (((0

+

+ F

− 1 + F

i= 1

д

д

д

д

д

Это соответствует рекуррентной формуле

A = ( A

+

1

+ F ( i ) )2− 1,

где Aq+ 1 = 0;

i

i

д

i = q, q – 1, q – 2,…1.

При ее использовании вычисление сводится к совокупности q идентичных операций суммирования с накоплением и сдвигом вправо на один разряд

(умножение на 2− 1).

Вспомогательные функции	F ( i ), F ( 0 )		представляют	собой алгеб-
	д	д
раические суммы произведений коэффициентов фильтра blд ,				akд на значе-
ния i-х (или нулевого) разрядов сигналов		xд( i )( n − l ), yд( i )( n −		k ) , которые,

149

как уже отмечалось, имеют только два значения: 0 или 1. Следовательно, вспомогательные функции для звена второго порядка могут принимать толь-

ко 25 = 32 возможных значения. Например, сочетанию разрядов xд( i )( n ) = 1,

xд( i )( n − 1) = 0 , xд( i )( n − 2 ) = 1, yд( i )( n − 1) = 0, yд( i )( n − 2 ) = 1 соответствует значение

Fдi = 1 b0д + 0 b1д + 1 b2д − 0 a1д − 1 a2д .

Таким образом, можно заранее вычислить все 32 возможных значения

функций

F ( i ),

F ( 0 )

и записать их в память.

Необходимое число разрядов

д

д

∑2

∑2

функции F определяется как r = qk + int(log 2 (

blд

+

akд

)) , где символ

l = 0

k = 1

int(x) означает целую часть числа х.

Подавая последовательно на адресные входы запоминающего устройства одноименные разряды сигналов xд( i )( n − l ), yд( i )( n − k ) , i = q, q− l, …1, 0, можно считать из адресуемых ими ячеек соответствующие значения функций Fд( i ) и, выполняя рассмотренные выше рекуррентные вычисления, за (q + 1)

тактов (без учета подготовительных операций) получить значение выходного сигнала у(n).

Структурная схема РФ с параллельно-последовательной обработкой (рис.12.8, а) содержит запоминающее устройство ЗУ (это может быть ОЗУ или ПЗУ), к пяти адресным входам которого подключены выходы сдвиговых регистров сигнальной памяти RG0 − RG4 , а выход памяти соединен со входом накапливающего сумматора-вычитателя со сдвигом вправо, состоящего из сумматора-вычитателя SM и регистра суммы RGÓ . Выходы разрядов это-

го регистра, подключенные ко второму входу сумматора-вычитателя, смещены относительно его разрядов на один разряд влево. Этим обеспечивается аппаратное умножение частичных сумм на два.

Кроме того, в состав фильтра входит регистр выходного сигнала RGy и устройство управления УУ.

В соответствии с диаграммой управляющих сигналов фильтра, построенной для q = 7 (рис.12.8, б), в первом (подготовительном) такте T1 производится сброс регистра суммы RGΣ , запись очередного отсчета х(n) в ре-

гистр RGO, запись предыдущего отсчета y(n − 1) в регистр RG3 и пуск АЦП.

В такте Т2 в регистр RG	записывается сумма ( RG		Σ	) = ( 0 +	F ( q ) ) и произ-
Σ					д
водится сдвиг сигнальных регистров RGO−		RG4. В такте ТЗ содержимое RGΣ
становится равным ( RGΣ	) = ( 0 + Fд( q ) )2−	1 + Fд( q − 1) , в такте Т4
( RGΣ ) = ( 0 + Fд( q ) )2− 1 + Fд( q − 1) 2− 1 + Fд( q − 2 ) и т. д.

			150
					3
Пуск	Зп			+	−	1
x(t)		А0	D
АDC	RG0			SM
	x(n)					R
	Сдв					RGΣ
		А1
	RG1					Зп
	x(n-1)
	Сдв			RGy		Зп
		ЗУ				4
	RGz	А2		Зп		y(n)
fт	x(n-2)
				RG3
	Сдв	А3	Сдв
				y(n-1)
	1	А4
	2			RG4
УУ
	3			Сдв y(n-2)
	4

а)

Номер микрокоманды (такта)

Номер				1		2					3	4		5		6		7				8							9		10								t
	1							Тт																														t
микро-
операции	2																																					t
	3																																						t
б)	4																																						t

Рис.12.8. Структурная схема (а) и диаграммы управляющих сигналов (б) РФ с параллельно-последовательной обработкой