- •Министерство образования и науки Российской Федерации
- •Внутренняя организация мк
- •Назначение выводов микросхемы мк кр1816ве751
- •Организация памяти в мк кр1816ве751
- •4. Регистр состояния программы psw
- •5. Таймеры/счетчики, регистры tmod и tcon кр1816ве751
- •6. Режимы работы таймеров/счетчиков
- •7. Структура прерываний мк
- •8. Блок последовательного интерфейса мк
- •8.1. Последовательная передача информации
- •8.2. Последовательный порт однокристальной эвм
- •8.3. Регистр управления последовательным портом scon
- •8.4. Режимы работы последовательного порта
- •8.5. Асинхронный обмен (режимы 1,2,3) данными
- •8.6. Скорость приёма/передачи
- •8.7. Работа мк в локальной сети
- •9. Системный сброс однокристальной мк.
- •10. Режим пониженного энергопотребления мк
- •11. Нагрузочная способность портов ввода/вывода
- •12. Расширение портов ввода/вывода
- •13. Контрольные вопросы для закрепления материала
7. Структура прерываний мк
Прерывание - это событие, при котором процессор прекращает выполнение основной программы (прерывается) и переходит к реализации подпрограммы, обслуживающей это прерывание. Режим прерываний удобен в тех случаях, когда возникновение событий имеет случайный (непредсказуемый) характер. Примером может служить работа клавиатуры. При использовании разработчиком режима прерываний МК не нужно постоянно сканировать состояние клавиш, таким образом, процессор освобожден от непроизводительной работы и может в это время выполнить что-то более интеллектуальное. При возникновении запроса, в случае нажатия клавиши, формируется аппаратный запрос на прерывание и МК переходит к выполнению подпрограммы определения кода нажатой клавиши.
Механизм прерываний МК позволяет автоматически реагировать на внешние (аппаратные запросы по входам INT0 и INT1) и на внутренние события (переполнение таймеров/счетчиков; завершение обмена последовательного порта).
За каждым источником прерывания жестко закреплен адрес вектора прерывания. Рассмотрим адреса векторов прерывания, представленные в таблице 7.
Таблица 7
Источник прерывания |
Адрес вектора прерывания |
Аппаратное (внешнее) прерывание INT0 |
0003H |
Переполнение таймера счетчика T/C0 |
000BH |
Аппаратное (внешнее) прерывание INT1 |
0013H |
Переполнение таймера счетчика T/C1 |
001BH |
Завершение обмена по последовательному порту |
0023Н |
Рассмотрим регистры, позволяющие управлять прерываниями МК.
Регистр разрешения прерываний IE.
Регистр предназначен для разрешения или запрещения прерываний от соответствующего источника. Рассмотрим биты IE, представленные в табл. 8.
Таблица 8.
Биты |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
Обозначение |
EA |
X |
Х |
ES |
ET1 |
EX1 |
ET0 |
EX0 |
ЕА – управление всеми источниками прерываний одновременно. Если ЕА = 0, то прерывания запрещены. Если ЕА = 1, то прерывания могут быть разрешены индивидуальными разрешениями.
Х – резервные разряды.
ES – управление прерыванием от последовательного порта.
ЕТ1 – управление прерыванием по переполнению таймера счетчика Т/С1.
ЕХ1 – управление прерыванием от внешнего источника по входу INT1.
ET0 - управление прерыванием по переполнению таймера счетчика Т/С0.
ЕХ0 - управление прерыванием от внешнего источника по входу INT0.
Для всех битов установка в единичное состояние означает, что прерывание разрешено; если бит сброшен, то прерывание запрещено.
Регистр приоритетов прерываний IP.
Регистр предназначен для установки уровня приоритета прерывания для каждого из пяти источников прерываний. Рассмотрим биты IP, представленные в табл. 9.
Таблица 9
Биты |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
Обозначение |
Х |
Х |
Х |
РS |
РT1 |
РX1 |
РT0 |
РX0 |
PX0 – установка уровня приоритета прерывания от внешнего источника INT0.
PT0 – установка уровня приоритета прерывания от таймера/счетчика 0.
PX1 – установка уровня приоритета прерывания от внешнего источника INT1.
PT1 – установка уровня приоритета прерывания от таймера/счетчика 1.
PS - установка уровня приоритета прерывания от последовательного порта.
X - резервные разряды.
Наличие в разряде IP высокого единичного уровня устанавливает для соответствующего источника высокий уровень приоритета, наличие в разряде 0 – низкий уровень приоритета. Программисту запрещается запись в резервные биты 1, так как они зарезервированы для дальнейших разработок МК.
Поскольку система приоритетов прерываний МК двухуровневая, то возникает вопрос, как будут обрабатываться прерывания при наличии единиц в битах регистра IP и одновременно возникших запросах. При прочих равных условиях обработка будет проводиться последовательно в соответствии с рис. 12. Рассмотрим пример. Пусть все прерывания разрешены. Информация в IP = 00010010, запросы поступили одновременно. Вначале процессор выполнит подпрограмму обслуживания прерывания при переполнении таймера/счетчика 0, затем подпрограмму обслуживания последовательного порта, далее будет обработан запрос по входу INT0, затем по входу INT1, следующей выполнится подпрограмма обработки по переполнению таймера/счетчика 1. И наконец процессор приступит к выполнению основной программы.
Рис. 12. Порядок выполнения подпрограмм обслуживания прерываний при равенстве приоритетов МК