ВТиИТ лекции

Последовательно – параллельный регистр преобразует последовательный код в параллельный.

Q0 Q1 Q2

Q n - 1

DSR

A 0 A1 A2 . . .

A n - 1

C

Синхрон.

Последовательно-параллельный регистр

Универсальный регистр преобразует параллельный код в последовательный и наоборот. Такой регистр работает в режиме параллельного считывания и записи информации, сдвига вправо и сдвига влево.

Q 0

Q 1

Q 2

Q

n - 1

DSL

DSR

A0

A1

A2

A n - 1

. . .

C

Синхрон.

D0

D1

D2

Dn - 1

Универсальный регистр

19

Параллельные регистры

Параллельные регистры реализуются на D-триггерах (RS-триггер по схеме D- триггера). Информация на входе непрерывно соответствует информации на выходе.

D2	D	TT	D 0 RG
	C	Q2
	R		D1	Q0
			D2
D1	D	TT		Q1
	C	Q1	D3	Q2
			C
	R			Q3
			E
D0	D	TT
	C	Q0	R
C	R
R

Обычно регистры имеют два режима работы: запись и сохранение информации.

	&	1	D TT	Q2
D2	&		C
			R
	&		D TT
			C	Q1
D1	&
			R
	&		D TT
D0	&		C	Q0
			R
PE
	C
	R

20

Последовательные регистры

	Сдвиг вправо		Q 0	Q 1	Q 2
	DSR	TT		D TT	D TT
	D
	C			C	C
С	R			R	R

R

DSR RG

С
DSR	C
Q0
Q1	R
Q2

	Сдвигвлево	Q	Q	1	Q2
			0
	D TT		D TT		DSL
					D TT
	C		C		C
С	R		R		R

R

С

DSL

RG

Q0

Q1

DSL

C

Q2

0

Q3

1

R

2

Q 0

Q 1

Q 2

Q 3

21

			Универсальный регистр
1.	режим сохранения информации;
2.	режим сдвига вправо (влево);
3.	режим параллельной записи.
	S0		0	0		1	1
	S1		0	1		0	1
	Режим		Хранение	Сдвиг		Сдвиг	Параллель-
			вправо			влево	ная запись
	Элемент		& 1	& 2		& 3	& 4
Выбор режима осуществляется кодом сигналов в S0 S1. регистр реа-
лизован на RS – триггерах, включенных по схеме D – триггера.
	Микросхемы выбора режима работы:
	1.	режим сохранения;
	2.	режим сдвига влево;
	3.	режим параллельной записи;
	4.	режим сдвига вправо.
	S0 S1S0S1
							S	TT	Q
			&	1	1				2
	DSL		&	2			C
	D 2		&	3			R
			&	4			R
			&	1	1		S	TT	Q1
			&	2			C
	D1		&	3			R
			&	4			R
			&	1	1		S	TT	Q0
			&	2			C
	D0		&	3			R
	DSR		&	4			R
	S0				C				EO
	S1				R

22

Сумматор

Сумматор - АЛУ, выполняющее функцию арифметического сложения. Простейший сумматор (полусумматор) выполняет сложение по модулю 2. Полусумматор формирует сумму двух чисел (А и В) и единицу переноса, которая подается в более старший разряд Сi. Следовательно, полный сумматор содержит вход для получения единицы переноса с младшего разряда, то есть происходит суммирование А и В с учетом Сi . Полный реализуется на двух сумматорах.

Сложение по

А

B

S

Ci

модулю 2

0

0

0

0

A

m 2

S

0

1

1

0

S =

AB + AB

B

1

0

1

0

1

1

0

1

Полусумматор

A

Ci

A B

&

&

S

B

&

A

SM

S

B

Ci+1

&

&

Ci + 1

Полный сумматор

SM

A

SM

S '

A

S

A

S

B

B

Ci+1

B

Cn+1

C i

				SM					S		C i	A	B	S i	C i+1
			A		S							0	0	0	0
									C		0	0	1	1	0
C i								1
			B		Cn+1	S ' C				i+1		1	0	1	0
												1	1	0	1
												0	0	1	0
											1	0	1	0	1
												1	0	0	1
												1	1	1	1

23

Параллельный сумматор

			B3				A3
C4										C3
							SM
								S3
						SM
			A 0
			A1						S0
			A 2						S1
			A3						S2
			B0						S3
			B1						C i+1
			B2
			B3
			С i

B2

A2

B1

A1

B0

A0

C2

C1

C0

SM

SM

SM

S2

S1

S0

Параллельный сумматор обладает высоким быстродействием. Тактовые импульсы отсутствуют. При подаче данных на вход, на выходе с небольшой задержкой возникает сумма.

При суммировании большого количества разрядов целесообразно использовать последовательный сумматор.

Последовательный сумматор

В таком устройстве происходит поразрядное суммирование от младшего к старшему разряду по переднему фронту синхроимпульса С. Ввод чисел А и В осуществляется в приёмные регистры сдвига (А, В) либо последовательно, либо параллельно.

Для каждого разряда сумма двух чисел записывается в регистр суммы, а единица переноса – в D – триггер, единица поступает на вход С i при суммировании каждого последующего разряда двух чисел происходит суммирование чисел А и В и единицы переноса от суммирования предыдущих разрядов. Для выполнения полного суммирования требуется m – тактовых импульсов синхронизации (m – число разрядов). Достоинство последовательного сумматора заключается в том, что его просто реализовать, он имеет мало входов, однако его быстродействие низко по сравнению с параллельным.

		A
	A	Регистр А
						S
				SM
			A			S
			B	S	Регистр S
				C
	B		Ci		D	T
		Регистр В		i + 1
						Q
		B			C
	C

24

Цифровой компаратор

Сравнивает два числа (А и В) представленных в двоичном коде.

А0	= =
А1
А2		А>B
А3
В0		A=B
В1
В2		A<B
В3
А>B
A=B
A<B

Функциональная схема сравнения одного разряда:

А 0110		&	А>B
			0010
	&	1011	1 A=B
			1100
		&	A<B
В 0101			0001

	Построение многоразрядных компараторов
A>B	Аn		Аn-1	1	A>B
				DD7
	&		&
		A		A
			DD5
	DD2	A>B		A>B
	1	A=B	1	A=B
	DD1		DD4
				A<B
	&	A<B	&
A<B	DD3	B	DD6	B
				1	A<B
				DD8
	Bn		Bn-1	&	A=B
				DD9

Сравниваются вначале более старшие разряды. Если они неравны, то последующие разряды через схемы DD1-DD5 блокируются и в выходных схемах “ИЛИ” DD7-DD9 появляется соответствующий знак неравенства. Если старшие разряды равны, то блокировка снимается, и сравнение будет происходить до того более младшего неравенства, в котором эти неравенства выполняются.

В выходном устройстве DD7-DD9 формируется единица того знака неравенства, более старший разряд, которого больше.

Если А=В, то на выходах DD7, DD8 = 0, а на всех выходах А=В формируются единицы, которые собираются DD9.

25

Цифро-аналоговые (ЦАП) и аналого-цифровые (АЦП) преобразователи

Как следует из названия, цифроаналоговые преобразователи преобразуют двоичный (или многозначный двоично-десятичный) код в пропорциональное значение напряжения или тока, аналого-цифровые выполняют обратное преобразование.

Оба этих преобразования имеют некоторые одинаковые особенности, к ним относится

шкала ЦАП и АЦП и Погрешности ЦАП и АЦП

Цифроаналоговые преобразователи бывают параллельного и последовательного (с широтно-импульсной (ШИМ) и частотно-импульсной модуляцией (ЧИМ)) типов.

Аналого-цифровые преобразователи бывают разных типов – параллельного,

последовательных приближений и интегрирующие.

Шкала ЦАП и АЦП

Как правило, нулевому значению двоичного кода соответствует нулевое значение аналогового тока или напряжения, коду состоящему из одних единиц – максимальное значение амплитуды аналогового сигнала. Обычно это значение определяется (а зачастую и равно) внешнему опорному напряжению Uоп

Если в двоичном числе n разрядов, то всего оно может иметь m=2n значений, тогда величина младшего значащего разряда будет равна Umax/2n, где Umax – максимальное аналоговое напряжение (опорное напряжение). В этом случае, если цифровой код равен k, то ему соответствует напряжение

U=kUmax/2n.

Кроме того, следует отметить, что некоторые преобразователи используют не только двоичный, но и (или) двоично-десятичный коды.

Если преобразователь может работать с отрицательными напряжениями, то отрицательные числа, как правило, бывают представлены в двоично-дополнительном коде.

Погрешности ЦАП и АЦП

Погрешность идеального преобразования определяется количеством разрядов в двоичном коде

ичасто определяется в МЗР – величине младшего значащего разряда.

Дополнительные погрешности реальных преобразователей определяются разными факторами

иимеют разный вид. На приведенном рисунке изображены передаточные характеристики для преобразователей с четырьмя основными типами погрешностей:

1.идеальная характеристика

2.погрешность сдвига (параллельный сдвиг характеристики вверх или вниз),

3.погрешность шкалы (изменение наклона),

4.нелинейность (неравномерность "ступенек"),

5.немонотонность (нелинейность, большая чем величина "ступеньки").

Uвых
Uпш
			2	есм
			1	епш
				4
	еj			ej+1
				5
				3
				D
0	1	2	j	j+1

Цифро-аналоговые преобразователи Параллельные ЦАП

Все параллельные ЦАП (в отличии от последовательных) имеют высокое быстродействие – от 0.1 до 10 мкс, высокой точностью – 10-14 двоичных разрядов, но должны быть реализованы в виде отдельных устройств (они допускают лишь аппаратную, но не программную реализацию).

Разновидности параллельных ЦАП

Схема с весовыми источниками тока

Схема с весовыми резисторами

Многозвенная цепная схема

Две последние разновидности ЦАП могут быть умножающими – в них опорное напряжение может изменяться в широких пределах и даже менять полярность. Такие ЦАП могут быть использованы в качестве усилителей или ослабителей аналогового сигнала, коэффициент передачи которого управляется двоичным кодом.

Кроме того, иногда в виде интегральной микросхемы выполняют не функциональнозаконченный ЦАП а только резисторную матрицу с ключами. В этом случае для построения полного ЦАП требуется внешний операционный усилитель.

Схема ЦАП с весовыми источниками тока
				+Uкк	Замыкание ключа, обозначенного цифрой 1,
					приводит к изменению выходного тока на одну
1mA		1/2mA	1/4mA	1/8mA	единицу младшего значащего (нулевого) разряда,
					2 - на	одну единицу	следующего	разряда
					(первого) и т.д. до старшего значащего разряда.
							n 1
an-1 8	an-2	4	2	a0 1	an 1	2n 1 ... a0 20	ai 2i
							i 0
					Недостатком данной схемы			является
				IВЫХ	сложность схем источников тока и трудность
					создания умножающих ЦАП. В связи с этим
Старший разряд				Младший разряд	данная схема существенно менее распространена

чем многозвенная цепная схема ЦАП типа R-2R или схема ЦАП с весовыми резисторами

Схема ЦАП с весовыми резисторами

Uоп

Старший разряд an-1 R1

R2 R6

R3

a1 R4

a0	R5	R7

Младший разряд

GND

GND

Замыкание ключа, обозначенного a0, приводит к изменению выходного напряжения на одну единицу младшего значащего (нулевого) разряда, a1 - на одну единицу следующего разряда (первого) и т.д. до старшего значащего разряда an-1.

Значения сопротивлений формируются как ряд: 20R, 21R, … 2n-1R

выходной ток:

U

ОП a0

U

ОП an 1

UОП

n 1

i

ai 2

I

...

0

R

n 1

R

n 1

2

2

2

R i 0

Эта схема позволяет (в отличие от схемы с весовыми источниками тока) получать умножающие ЦАП, но имеет недостаток - сложность формирования большого числа прецизионных сопротивлений с сильно различающимся номиналом в составе одной микросхемы, этого недостатка лишена многозвенная цепная схема ЦАП (R-2R).

Многозвенная цепная схема ЦАП R-2R

Используется матрица сопротивлений R-2R. Особенностью такой матрицы является то, что для любого узла R-2R-R сумма сопротивлений справа и слева равна 2R.

	I0	1	A 2	R	3	B 4	R	5	C
				I0/2			I0/4		I0/8
Uоп		2R	I0/2		2R	I0/4		2R	I0/8 2R
		1'	2'		3'	4'		5'

Входное сопротивление схемы правее точек 5-5` равно R, правее точек 4-4` равно 2R, правее точек 3-3` равно R, правее точек 2-2` равно 2R, правее точек 1-1` равно R. Таким образом, источник опорного напряжения Uоп в матрицу ток I0= Uоп/R. Так как сопротивление между точками 2-2` равно 2R, то в узле А ток I0 разветвляется в две ветви с равными сопротивлениями 2R. Следовательно, по первому (между точками 1-1`) резистору 2R будет протекать ток I0/2, и по резистору между точками 2-3 также будет протекать ток I0/2. Этот ток в узле В будет разветвляться в две ветви с одинаковыми сопротивлениями 2R. По второму (между точками 3-3`) резистору 2R будет протекать ток I0/4, и по резистору между точками 4-5 также будет протекать ток I0/4. Далее, ток в узле С будет разветвляться в две ветви с одинаковыми сопротивлениями 2R, со значением тока I0/8 в каждой ветви.

Таким образом, ток в ветви i можно определить как Ii = I0/2i = I0·2–i.

Матрица сопротивлений используется для построения ЦАП. Ниже представлена схема ЦАП на базе матрицы R-2R. Выходной ток матрицы подается на вход операционного усилителя, включенного по инвертирующей схеме.

Uоп I0		R		R	R
2R	I1	2R	I2	2R	Ii	In-1
					2R	2R
a1		a2		ai	an-1	Roc
						Iвх

Старший	Младший
разряд	разряд

Замыкание ключа а1, приводит к изменению выходного напряжения на одну единицу старшего значащего разряда, а2 - на одну единицу следующего разряда и т.д. до младшего

значащего разряда.
Входной ток для	операционного усилителя определяется			как сумма токов,
			n	n
протекающих через сопротивления 2R и замкнутые ключи: Iвх aiIi				I0 ai 2 i
			i 1	i 1
Выходное напряжение операционного усилителя, включенного по инвертирующей
схеме		R
n			n
Uвых IвхRос I0Rос ai 2 i Uоп		oc	ai 2 i
		R
i 1			i 1