39. Дтл-схемы

Диодно-транзисторная логика (ДТЛ) (DTL - англ. Diode–Transistor Logic) одна из первых разработок цифровых микросхем на биполярных транзисторах, сохранившая некоторое значение до настоящего времени. Логическая функция реализуется на основе диодной логики по схеме рисунок 1.  В этой схеме при подаче нулевого потенциала на любой из входов (или на оба сразу) через резистор будет протекать ток и на его сопротивлении возникнет падение напряжения. В результате на выходе схемы единичный потенциал будет только если подать единичный потенциал сразу на оба входа микросхемы. То есть схема реализует функцию 2И (положительная логика).Количество входов элемента И зависит от количества диодов.  Приведенная схема обладает таким недостатком, как смещение логических уровней на выходе микросхемы. Напряжение нуля и напряжение единицы на выходе схемы выше входных уровней на 0.7 В. Это вызвано падением напряжения на входных диодах. Скомпенсировать это смещение уровней можно диодом VD3, включенном на выходе схемы, как это показано на рисунке 1. В этой схеме логические уровни на входе и выходе схемы одинаковы. Более того будет не-чувствительна не только к входным напряжениям, большим напряжения питания схемы, но и к отрицательным входным напряжениям. Диоды выдерживают напряжение до сотен вольт. Поэтому такая схема до сих пор используется для защиты цифровых устройств от перегрузок по напряжению, возникающих, например, в цепях, выходящих за пределы устройства. Естественно, что для защиты одного входа достаточно одного диода на входе элемента. В результате получается только схема защиты без функции И. Однако схема обеспечивает только вытекающий ток, а для следующего каскада требуется втекающий выходной ток схемы. Поэтому к схеме диодного логического элемента И обычно под-ключается усилитель на биполярных транзисторах. Схема такого элемента приведена на рисунке 2. Усилитель, использованный в схеме на рис. 2.9, позволяет вырабатывать как втекающий, так и вытекающий выходной ток.  В настоящее время одной из применяемых разновидностей ДТЛ-схем стала медленная, по-мехоустойчивая логика (МПЛ). Напряжение питания микросхем этой серии составляет 12 и 15 В. Диапазоны напряжений логических уровней показаны на рисунке 2. Схема имеет высокую помехоустойчивость при времени задержки сигнала порядка 200 нс.  ДТЛ-схемы семейства медленной помехоустойчивой логики применяются прежде всего для управления двигателями, так как в помещении с приводными двигателями помехоустойчивость схем управления особенно важна. В машинных залах часто наводятся сильные помехи по напряжению. 

40. ТТл-схемы

На рис. 6 приведена базовая схема из серии 7400. Входным элементом является многоэмиттерный транзистор, который на первый взгляд усложняет ТТЛ - схему, однако если представить эмиттеры с общей базой в виде нескольких диодов и переход коллектор - база в виде диода, то схема становится более удобной и простой для понимания (рис. 6, б). Отсюда сразу же видна взаимосвязь между ТТЛ- и ДТЛ - схемами.

C	B	A	F
L	L	L	H
L	L	H	H
L	H	L	H
L	H	H	H
H	L	L	H
H	L	H	H
H	H	L	H
H	H	H	L

Рисунок 6. ТТЛ-схема И-НЕ с каскадным выходом. а - схема И-НЕ с многоэмиттерным входом; б - диодный эквивалент входной цепи .

Если эмиттерные входы связаны с логическими выходами (предшествующих схем), которые обеспечивают высокий уровень (т. е. напряжение 3,3 В и выше), то диоды база - эмиттер окажутся запертыми и транзистор T2 будет управляться через R1. За счет контактной разности потенциалов на диодных переходах база - эмиттер транзисторов T2 и T4 и база - коллектор транзистора T1, база T1 будет находиться под напряжением 2,2 В по отношению к земле. При напряжении на эмиттерах 3,3 В и выше происходит запирание диодов база - эмиттер транзистора T1. При этом транзистор Т2 управляется через диод база-коллектор T1 и R1. Транзистор Т2 управляется в насыщенном режиме. В результате T4 также управляется по базе, а T3 запирается. Выходное напряжение этой ТТЛ-схемы при полностью проводящем T4 и запертом T3 составляет -0,2 В, и этот уровень мы определяем как логический низкий уровень. Итак, когда на все входы подано напряжение высокого уровня (А, В и С находятся под напряжением +3,3 В и выше), на выходе схемы появится напряжение низкого уровня. И наоборот, если мы соединим один из входов, например А, с L-выходом какой-то другой схемы (напряжение 0,2В), то диод база - эмиттер на входе А станет проводящим. Так как при этом база T1 находится под напряжением 2,2В, а эмиттер -под напряжением 0,2 В, то соответствующий входной диод включится в прямом направлении. Входное напряжение понизит напряжение на базе T1 до уровня ~ 0,9 В, т. е. T2 и T4 станут неуправляемыми. Оба транзистора запираются, и напряжение на коллекторе T2 повышается. Транзистор T3 становится проводящим, и выходное напряжение повышается до ~ 3,3В. Таким образом, на выходе этой ТТЛ-схемы появляется напряжение высокого уровня. То же происходит и с другими эмиттерными входами. Итак, если на один или несколько входов одновременно подается напряжение низкого уровня, на выходе схемы появляется напряжение высокого уровня. Таким образом, эта схема оказывается схемой И-НЕ для высоких уровней и ИЛИ-НЕ -для низких уровней. Таблица истинности для этой схемы нам уже известна. Преимущество применения многоэмиттерного входа по сравнению с однодиодным входом (как в случае ДТЛ-схем) заключается в том, что в случае входных сигналов низкого уровня входной элемент работает как транзистор. Напряжение на коллекторе транзистора T1 в момент подачи сигнала на вход приблизительно равно 2,2В, а напряжение на эмиттере - около +0,2 В относительно земли. Его база, связанная через R1 с UB, в нормальном режиме имеет положительный потенциал по отношению к эмиттеру. Заряд, возникающий при этом из-за эффекта накопления в базе транзистора T2, быстро рассасывается через транзистор T1, что существенно влияет на скорость переключения всей ТТЛ-схемы в целом. Оконечный элемент этой схемы, работающий в двухтактном режиме, называется в специальной литературе каскадным выходом. Достоинство его применения заключается в том, что рассматриваемая схема быстро переключается как на низкий, так и на высокий уровень. Сигналы каскадного выхода имеют хорошие передние и задние фронты (т. е. короткие времена нарастания и спада выходного сигнала). Его недостатком является то, что при реализации функции ИЛИ выходы этой схемы не удается переключать одновременно. Приходится снова применять функцию МОНТАЖНОЕ ИЛИ. Для этого в составе серии 7400 имеется специальная схема с ТТЛ-структурой, но без оконечного элемента типа каскадного выхода. Она имеет открытый коллектор, к которому можно присоединить снаружи соответствующий коллекторный резистор или же внешний транзистор для управления мощными схемами. ТТЛ-схема И-НЕ с открытым коллектором приведена на рис. 7.

41. Эмиттерено-связанная логика(ЭСЛ). Включение транзисторов в входных каскадах интрегральных микросхем ЭСЛ позволяют им работать в ненасыщенном режиме. Как можно видеть на рисунке 10, транзисторы Т_1-3 и Т₄ образуют дифференциальный усилитель, работающий как преключатель токов. Опороное напряжение U_оп на транзисторе Т₄ обеспечивает постоянное смещение на эмиттере. На резисторе R_э суммируются токи, протекающие через Т_1-3 и Т₄. При напряжении на любом из входов A, B или C, большем U_оп происходит изменение потенциалов и этот разбаланс передаются на выходные повторители Т₅ и Т₆.

Рисунок 10. Базовая ЭСЛ схема ИЛИ-НЕ.

Времена задержки на один вентиль в ЭСЛ схемах невелики ~3-5 нс. Логические уровни зависят от отношения сопротивлений, а не от их абсолютных величин. Разность логических уровней мала, обычно около вольта. ЭСЛ схемы весма быстродействующие, но имеют большие токи потребления. Ни по напряжению питания, ни по логическим уровням ЭСЛ схемы не совместимы с ТТЛ ИМС.

44. логические схемы на КМОП транзисторах

Для существенного снижения потребляемой мощности в логических МОП-схемах и повышения их быстродействия была разработана новая модификация логических МОП-схем, известная под общим названием КМОП-схем, которые разрабатываются фирмами RCA, Motorola и Philips в виде серий COSMOS, McMOS и LOCMOS. На рис. 14. показана базовая схема КМОП-инвертора.

Рисунок 14. Базовая схема КМОП-инвертора.

Реализация как n-канального, так и p-канального транзистора на подложке одного типа показана на рисунке в разделе, посвященном ОЗУ. Если в этой схеме на вход подается напряжение высокого уровня, напряжение на затворе n-канального T1 превысит пороговое, а напряжение на затворе p-канального транзистора Т2 будет меньше порогового (т.к. его подложка соединена с шиной питания +5В). При этом T1 становится проводящим, а T2 запирается. Выход схемы замыкается на землю (низкий уровень) через T1 (~300 Ом). И наоборот, если на вход подается напряжение низкого уровня, проводящим оказывается Т2, а запирается T1. Выход схемы замыкается на шину Uв через сопротивление Т2, равное 500 Ом. Ток запирания в канале обоих транзисторов не превышает 1 нА. Кроме того, нагрузка, образованная другими МОП-cxeмами, благодаря изолированному затвору будет мала. Входной ток определяется током утечки между затвором и каналом проводимости и составляет <1 нА. На рис. 15 и 16 приведены КМОП-схемы ИЛИ-НЕ и И-НЕ соответственно.

B	A	F
L	L	H
L	H	L
H	L	L
H	H	L

Рисунок 15. КМОП-схема ИЛИ-НЕ с таблицей истинности.

Если в схеме ИЛИ-НЕ на оба входа поданы напряжения низкого уровня, то ТЗ и T4 запираются. Входное напряжение обоих транзисторов не превышает пороговое. И наоборот, для верхних последовательно включенных р-канальных транзисторов пороговое напряжение будет превышено и оба транзистора будут открыты. Таким образом, на выходе схемы появится напряжение высокого уровня. Если на один или на оба входа подано напряжение высокого уровня, открытым всегда будет нижний транзистор, а запертым - верхний транзистор. В результате на выходе схемы появится напряжение низкого уровня. Поведение этой схемы определяется таблицей истинности, приведенной на рис. 15

B	A	F
L	L	H
L	H	H
H	L	H
H	H	L

Рисунок 16. КМОП-схема И-НЕ с таблицей истинности.

В отличие от схемы ИЛИ-НЕ в схеме И-НЕ верхние транзисторы с каналами р-типа включены параллельно, а нижние транзисторы с каналами n-типа - последовательно. Если на один или оба входа подано напряжение низкого уровня, один из нижних транзисторов всегда будет заперт, а один из верхних открыт. На выходе появляется напряжение высокого уровня. И только в том случае, когда на оба входа одновременно подано напряжение высокого уровня, открываются оба нижних транзистора и запираются оба верхних. В результате на выходе схемы появляется напряжение низкого уровня. Поведение этой схемы И-НЕ определяется таблицей истинности, приведенной на рис. 13. Из таблицы истинности для схемы ИЛИ-НЕ можно сделать вывод, что эта схема обеспечивает функцию ИЛИ-НЕ для сигналов высоких уровней и функцию И-НЕ - для сигналов низких уровней. В случае схемы И-НЕ мы получаем функцию И-НЕ для сигналов высокого уровня и ИЛИ-НЕ - для сигналов низкого уровня.

45.

46.