8.4.2. Логический элемент или-не.
рисунок 8.10
Логический элемент ИЛИ-НЕ на МДП-транзисторах получают заменой в элементе НЕ одного управляющего транзистора группой из нескольких управляющих транзисторов, включенных параллельно. Количество транзисторов зависит от количества входов элемента ИЛИ-НЕ (рисунок 8.10). Все транзисторы схемы создаются на общей полупроводниковой подложке с общим потенциалом. Общий вывод подложки объединяют с точкой «земля» схемы. При наличии логической «1» хотя бы на одном из входов схемы, один из управляющих транзисторов открыт и на выходе F=0. Если на всех входах логические «0», то управляющие транзисторы закрыты и F=1.
8.4.3.Логический элемент и-не.
Схема элемента И-НЕ на однотипных МДП-транзисторах (рисунок 8.11)содержит общий нагрузочный транзистор и группу последовательно включенных управляющих транзисторов. На выходе схемы F=0 только, если одновременно открыты все управляющие транзисторы, то есть на всех входах «1». В остальных случаях F=1.
рисунок 8.11