5.3 Регистр, срабатывающий по уровню входного стробирующего сигнала
Таблица – 5.1
Таблица истинности стробируемого регистра
|
Входы |
Выход | ||
|
EZ |
C |
D |
Q |
|
0 |
1 |
1 |
1 |
|
0 |
1 |
0 |
0 |
|
0 |
0 |
X |
Не меняется |
|
1 |
X |
X |
X |
Данные типы регистров применяются в схемах, где необходимо запомнить на какое-то время входной сигнал, а всё остальное время транслировать на выход схемы входной сигнал. Данный функционал очень часто необходим, например, при построении устройств сопряжения с портами персонального компьютера. Стробируемый регистр продлевает на некоторое время входной код, а остальное время работает как буфер или повторитель.
5.4 Регистр сдвига (последовательный регистр)
Регистр сдвига или сдвиговый регистр (англ. Shift Register), представляет собой схему, в которой внутренние триггеры соединены последовательно. Схема работы сдвигового регистра заключается в следующем: по импульсу тактового сигнала происходит сдвиг на один разряд цифрового кода, который записан на входном выводе. У обычных сдвиговых регистров, сдвиг происходит от младших разрядов к старшим, но есть также и реверсивные сдвиговые регистры, у которых сдвиг идет, наоборот, от старших разрядов к младшим.
Рисунок
– 5.3 Схема сдвигового регистра от младших
разрядов к старшим.
Большинство регистров сдвига имеют восемь разрядов, различаются режимами работы, режимами записи, чтения и сдвига, а также типом выходного каскада.
Рисунок
– 5.4 Регистры сдвига
Рассмотрим некоторые типы сдвиговых регистров. Первый из них это микросхема типа К555ИР8, которая представляет собой обычный регистр сдвига от младшего разряда к старшему. Она имеет два информационных входа объединённые по схеме 2И, вход сброса R, по отрицательному импульсу которого все выходы данного регистра устанавливаются в нуль. Сдвиг разрядов происходит по фронту импульса поступающего на тактовый вход регистра С.
Второй тип сдвигового регистра – это микросхема К555ИР9, как видно по изображению данной микросхемы она выполняет действия обратные микросхеме К555ИР8, то есть если ИР8 из последовательного кода преобразует в параллельный, то ИР9 преобразует входящий параллельный код в выходящий последовательный код. Микросхема К555ИР9 реализует следующий режим работы: при низком логическом уровне на входе разрешения записи WR происходит запись входного кода. Для осуществления сдвига необходимо перевести вход WR в высокий логический уровень и на один из тактовых входов С, объединённых по 2ИЛИ, подавать тактовые импульсы. Дополнительный информационный вход DR, позволяет с него записать информацию в младший разряд регистра сдвига.
И наконец, ещё один тип сдвигового регистра, которым является микросхема К555ИР13. Она является как бы объединением двух предыдущих регистров сдвига. Во-первых, данная микросхема имеет восемь параллельных входов и восемь параллельных выходов, причём сдвиг может осуществляться как в сторону увеличения разрядов (вход SR), так и в сторону уменьшения разрядов (вход SL) по фронту сигнала на входе С. При помощи информационных входов DR и DL есть возможность записать сигнал как в младший разряд так и в старший разряд. К555ИР13 является реверсивным регистром, Сдвиг битов от младшего разряда к старшему осуществляется по фронту сигнала на входе С при низком уровне на и высоком на SR входах, а в обратную сторону сдвиг идёт при единице на входе SL и нуле на входе SR. В случае же единичного уровня сигнала на входах SL и SR одновременно, данный регистр превращается в повторитель сигнала, то есть информация с входов микросхемы переносится на её выходы.
Главная сфера использования всех регистров сдвига является преобразование последовательного кода в параллельный код или из параллельного в последовательный, такая необходимость часто возникает, когда необходимо передать информацию на значительные расстояния, а вся обработка происходит параллельным кодом в микропроцессорных системах. Как известно быстрее всего обрабатывается информация в параллельном виде, а передавать на расстояния лучше всего в последовательном коде.
6 Счетчики
Счетчики занимаются подсчётом импульсов пришедших на их входы. То-есть, каждый пришедший импульс на вход счётчика увеличивает или уменьшает двоичный код на его выходах. Счётчики могут работать в различных режимах, которые определяется связями внутренних триггеров. Режим, в котором идёт увеличение выходного кода, называют режимом прямого счёта, а если идёт уменьшение выходного кода, то это режим обратногоили инверсного счёта. Счётчики предназначены также для преобразования из двоичной системы счисления в десятичную систему, но существуют и другие типы счётчиков, например счётчики-делители, у которых на выходе частота импульсов в некоторое количество раз меньше частоты входных импульсов. Для микросхем счётчиков в стандартных сериях существует специальный суффикс ИЕ, например К555ИЕ19, К155ИЕ2.
По коэффициенту пересчета различают счетчики двоичные (Ксч = 2n, где n – разрядность счетчика), десятичные (Ксч = 10n, где n – количество декад счетчика), с произвольным постоянным Ксч, с изменяемым Ксч(программируемые).
Все типы счётчиков можно разделить на три основные группы, которые различаются быстродействием:
асинхронные (или последовательные) счётчики;
синхронные счётчики с асинхронным переносом (или параллельные счётчики с последовательным переносом);
синхронные (или параллельные) счётчики.
Данные типы счётчиков состоят из цепочёк JK-триггеров, которые работают в счётном режиме, когда выход предыдущего триггера служит входом для следующего. В такой схеме триггеры включаются последовательно, а, следовательно, и выходы счётчика также переключаются последовательно, один за другим (отсюда второе название асинхронных счётчиков – последовательные счётчики). Так как переключение разрядов происходит с некоторой задержкой, поэтому и сигналы на выходах счётчика появляются не одновременно с входным сигналом и между собой, то есть асинхронно.
Микросхемы асинхронных счётчиков применяются не очень часто, в качестве примера можно привести микросхемы типа ИЕ2(четырёхразрядный двоично-десятичный счётчик), ИЕ5 (четырёх разрядный двоичный счётчик) и ИЕ19 (сдвоенный четырёхразрядный счётчик).
Рисунок
– 6 Асинхронные счётчики: слева направо
ИЕ2, ИЕ5, ИЕ19.
Данные типы счётчиков имеют входы сброса в нуль (вход R), вход установки в 9 (вход S у ИЕ2), счётный или тактовый вход (вход С) и выходы, которые могут обозначаться как номера разрядов (0, 1, 2, 4) или как вес каждого разряда (1, 2, 4, 8).
Микросхема К555ИЕ2 относится к двоично-десятичным счётчикам, то есть счёт у неё идет от 1 до 9, а потом выводы обнуляются и счёт идёт сначала. Внутренне данный счётчик состоит из четырёх триггеров, которые разделены на две группы: один триггер (вход С1, выход 1) и три триггера (вход С2, выходы 2, 4, 8). Такая внутренняя организация позволяет значительно расширить применение данного типа микросхемы, например данную микросхему можно использовать в качестве делителя на 2, на 5 или на 10. Счётчик ИЕ2 имеет два входа для сброса в нуль объединенных по И, а так же два входа для установки в 9 тоже объединённых по И.
Для реализации счёта необходимо сбросить счётчик подачей на входы R высокого логического уровня, а на один из входов S сигнал низкого уровня. В таком режиме счётчик будет «обнулён» и последовательный счёт заблокирован. Чтобы восстановить функцию счета необходимо установить на входы R низкий уровень сигнала.
Для организации делителя на 2 необходимо подавать сигнал на С1, а снимать с выхода 1; делитель на 5 подавать сигнал на С2, а снимать с выхода 8; делитель на 10 выход 8 соединяют с С1, сигнал подают на С2, а снимают с выхода 1.
Микросхема К555ИЕ5 представляет собой двоичный счётчик, в отличие от ИЕ2 считает до 16 и сбрасывается в нуль. Также как и ИЕ2 состоит из двух групп триггеров со входами С1 и С2, а выходы 1 и 2,4,8. В отличии от ИЕ2 имеет только два входа сброса в нуль, а входов установки нет.
Микросхема К555ИЕ19 практически идентична двум микросхемам К555ИЕ5 и представляет собой два чётырёхразрядных двоичных счётчика, каждый счётчик имеет свой счётный вход С и вход сброса R. Если объединить выход 8 первого счётчика и вход С второго счётчика, то можно получить восьмиразрядный двоичный счётчик.
6.1 Синхронные счётчики с асинхронным переносом
Синхронные счётчики в отличие от асинхронных переключение разрядов идёт без задержки, то есть параллельно. Эта параллельность достигается за счёт более сложной внутренней связи между триггерами. Но также это привело к тому, что управлять данными счётчиками несколько сложнее, чем асинхронными. Зато возможностей у синхронных счётчиков значительно больше. Для увеличения разрядности синхронных счётчиков в данных типах счётчиков используется специальные выходы. От принципа формирования сигнала на этих выходах синхронные счётчики делятся на счётчики с асинхронным (последовательным) переносом и счётчики с синхронным (параллельным) переносом.
Основная суть работы синхронных счётчиков с асинхронным переносом заключается в следующем: переключение разрядов осуществляется одновременно, а сигнал переноса вырабатывается с некоторой задержкой. Быстродействие данных счётчиков выше, чем асинхронных, но ниже чем чисто синхронных. Типичными представителями синхронных счётчиков с асинхронным переносом являются микросхемы К555ИЕ6 и К555ИЕ7.
Рисунок
– 6.1 Синхронные счётчики с асинхронным
переносом: слева направо ИЕ6, ИЕ7.
Микросхемы ИЕ6 и ИЕ7 полностью одинаковы различие заключается в том, что ИЕ6 является двоично-десятичным счётчиком, а ИЕ7 – полностью двоичным. Данные счётчики являются реверсивными, то есть могут работать как на увеличения числа, так и на уменьшение, для этого они имеют счётные входы: +1 (увеличение по положительному фронту) и -1 (уменьшение по положительному фронту). Для выхода сигнала переноса при прямом счёте используется выход CR, а при обратном счёте вывод BR. Вход R является входом обнуления счётчика. Также есть возможность предварительной установки выходного кода параллельным переносом с входов D1, D2, D4, D8 при низком логическом уровне на входе WR.
После сброса счётчик начинает считать с нуля, либо с числа, которое установлено параллельным переносом. Двоично-десятичный счётчик считает до десяти, потом обнуляется и вырабатывает сигнал переноса на выходе CR или BR при обратном счёте. Двоичный счётчик же считает до 15 и происходит обнуление.
Синхронные счётчики с асинхронным переносом нашли более широкое применение, чем асинхронные счётчики: делители частоты, подсчёт импульсов, измерение интервалов времени, формировать последовательности импульсов и другое.
6.2 Синхронные счётчики
Данный типы счётчиков являются наиболее быстродействующими, однако это обуславливает самое сложное управление среди всех типов счётчиков. Одной из особенностей синхронных счётчиков является то, что сигнал переноса вырабатывается тогда, когда все выходы счётчика устанавливаются в единицу (при прямом счёте) или в нуль (при обратном). Также при включении нескольких счётчиков для увеличения разрядности, тактовые входы С объединяются, а сигнал переноса подается на вход разрешения счёта каждого последующего счётчика.
В серии микросхем входят несколько типов синхронных счётчиков, которые различаются способом счёта (двоичные или двоично-десятичные, реверсивные или нереверсивные) и управляющими сигналами (отсутствие или наличие сигнала сброса). Все счётчики данного типа имеют входы переноса и каскадирования.
Рисунок
– 6.2 Синхронные счётчики: слева направо
ИЕ9(ИЕ10) и ИЕ12(ИЕ13).
Микросхемы К555ИЕ9 (ИЕ10) микросхемы различаются способом счёта ИЕ9 – двоично-десятичная, а ИЕ10 – двоичная. Данные микросхемы имеют счётный вход С, вход сброса R в нуль выходных выводов. Имеется возможность предварительной установки при нулевом уровне напряжения на входе разрешения предварительной установи EWR, вход Е0 – разрешение переноса и вход Е1 – разрешения счёта. Сигнал на выходе CR(сигнал переноса) вырабатывается при достижении максимального счёта и высоком уровне на входе Е0. Для работы счётчика должны быть высокие логические уровни на входах EWR, Е0 и Е1.
Микросхемы К555ИЕ12 (ИЕ13) также имеют одинаковое схемотехническое устройство и различаются способом счёта ИЕ12 – двоично-десятичный счётчик, а ИЕ13 – десятичный. Данные типы счётчиков реверсивные и допускают как прямой счёт, установкой нулевого уровня на входе Е0, так и обратный счёт, установкой высокого логического уровня на Е0, в остальном же входные и выходные выводы идентичны ИЕ9 и ИЕ10.
Синхронные счётчики нашли самое широкое применение в цифровых устройствах, так они могут полностью заменить функционал асинхронных и синхронных с асинхронным переносом счётчиков и к тому же имеют самое высокое быстродействие среди счётчиков.
7 Расчетная часть курсового проектирования
Регистр, как устройство для хранения и преобразования цифровой информации, рассматривается как совокупность элементов памяти (триггеров) и комбинационной схемы, которая управляет работой этих элементов. В связи с этим, процесс проектирования регистров разделен на два этапа - проектирование схемы управления и проектирования триггерных устройств.
Сам процесс проектирования схемы можно представить как поэтапное преобразование описания работы регистра. От словесного описания до формального описания сигналов, управляющих работой триггеров, которое позволяет построить схему, формирующую требуемые сигналы. Содержание основных этапов проектирования рассмотрены на конкретном примере проектирования кольцевого восьмиразрядного синхронного сдвигающего регистра, осуществляющего операции сдвига информации влево на 2 разряда и вправо на 1 разряд.
Выбор типа операций, выполняемой регистром, осуществляется с помощью сигналов управления, количество которых определяется по формуле:
где a -
количество выполняемых операций, ]A [ -
оператор округления числа до ближайшего
целого с избытком. В нашем случае
необходимо обеспечить выполнение двух
операций (сдвиг влево на 2 разряда и
сдвиг вправо на 1 разряд), следовательно,
,
т.е. требуется один управляющий сигнал.
Обозначим этот сигнал как у и примем,
что при y=1 осуществляется сдвиг на 3
разряда вправо, а при y = 0 – на 3 разряда
влево. Учитывая регулярный характер
структуры сдвигающих регистров, описание
работы всего регистра можно свести к
описанию поведения только одного i-го
разряда этого регистра. Из рис. 7 видно,
что состояние i -го разряда регистра в
последующий момент времени (t+1) полностью
определяется состоянием разрядов (i -
3) и (i + 3), а также состоянием управляющей
переменной у.
Описание поведения i-го разряда представим в виде таблицы, в левой части которой расположим все возможные состояния сигналов, влияющих на поведение i-го разряда, (рисунок 4.3), а в правой - состояние i-го разряда после выполнения операции сдвига и тип перехода, который при этом должен осуществить выходной сигнал i-го разряда. Условные обозначения возможных типов переходов переменной Qi представлены в таблице 7.
7.1 Проектирование синхронных сдвигающих регистров
i - 3
i - 1
i
i + 1
i + 2
i - 2
i + 3
Рисунок – 7
Таблица 7
|
Значения в момент времени |
Значения в момент времени |
Тип переходов |
Условные обозначения перехода |
|
t |
t+1 |
Qi |
ϕQi |
|
0 |
0 |
0 →0 |
0 |
|
0 |
1 |
0 →1 |
α |
|
1 |
0 |
1 →0 |
β |
|
1 |
1 |
1 →1 |
1 |
Условные обозначения типов переходов переменной Qi
Описание поведения i-го разряда регистра в терминах типов переходов его выходного сигнала приведено в таблице 7.
В столбцах
,
,
в момент времени t представлены все
возможные комбинации сигналов на выходе
соответствующих разрядов при у = 0 и
у = 1.
Сигнал
включен в левую часть таблицы потому,
что его состояние перед операцией сдвига
влияет на тип перехода, который
осуществляет i-й разряд при операции
сдвига. В столбце
в
момент времени (t + 1) показаны значения
выходного сигнала i-го разряда регистра
после выполнения операции сдвига влево
при у=0 (
)
и после выполнения операции сдвигах
вправо при у=1 (
.
В столбце
указан тип перехода, осуществляемого
сигналом
при выполнении соответствующей операции
сдвига. Тип перехода определяется
сравнением значений
в момент времени t и (t + 1), с учетом
обозначений, представленных в таблице
7.1
Таблица 7.1
Описание реверсивного сдвигающего регистра
|
№ состояния |
t
|
t+1 |
ϕQi | |||||
|
y |
Qi-3 |
Qi |
Qi+3 |
Qi | ||||
|
1 |
0 |
0 |
0 |
0 |
0 |
0 | ||
|
2 |
0 |
0 |
0 |
1 |
1 |
α | ||
|
3 |
0 |
0 |
1 |
0 |
1 |
β | ||
|
4 |
0 |
0 |
1 |
1 |
0 |
1 | ||
|
5 |
0 |
1 |
0 |
0 |
1 |
0 | ||
|
6 |
0 |
1 |
0 |
1 |
0 |
α | ||
|
7 |
0 |
1 |
1 |
0 |
1 |
β | ||
|
8 |
0 |
1 |
1 |
1 |
0 |
1 | ||
|
9 |
1 |
0 |
0 |
0 |
1 |
0 | ||
|
10 |
1 |
0 |
0 |
1 |
0 |
0 | ||
|
11 |
1 |
0 |
1 |
0 |
0 |
β | ||
|
12 |
1 |
0 |
1 |
1 |
0 |
β | ||
|
13 |
1 |
1 |
0 |
0 |
0 |
α | ||
|
14 |
1 |
1 |
0 |
1 |
1 |
α | ||
|
15 |
1 |
1 |
1 |
0 |
1 |
1 | ||
|
16 |
1 |
1 |
1 |
1 |
1 |
1 | ||
Данные таблицы 7.1 позволяют представить описание работы регистра в виде карты Карно для четырех переменных (таблица 7.2).
Таблица 7.2
|
yQi-3 |
00 |
01 |
11 |
10 | ||||
|
QiQi+3 |
00 |
0 |
0 |
|
0 | |||
|
01 |
|
|
|
0 | ||||
|
11 |
1 |
1 |
1 |
| ||||
|
10 |
|
|
1 |
| ||||
-
карта
В каждую
клетку, соответствующую различным
состояниям сигналов
,
,
и управляющей переменной у, заносится
тип перехода, осуществляемого i-м разрядом
регистра при выполнении соответствующей
операции сдвига. Тип перехода i-го разряда
определяется значениями столбца
таблици 7.1
Например,
вторая клетка сверху в крайнем левом
столбце карты соответствует следующей
комбинации сигналов: у = 0,
,
,
.
Эта комбинация соответствует второму
состоянию описываемого разряда (таблици
7.1), которое характеризуется переходом
типа α. Следовательно, в карту Карно, в
рассматриваемую клеточку необходимо
записать символ α. Аналогичным образом
заполняется остальная часть карты.
Таким образом, для того чтобы триггер
выполнял функции i-го разряда проектируемого
регистра, необходимо чтобы его выходной
сигнал вел себя в соответствии с
полученной картой Карно (таблица 7.2).
Поскольку типы переходов выходного сигнала триггера полностью определяются значениями входных сигналов триггера (т.е. словарным описанием триггера), как показано в таблице 4, то очевидно, что подставив в карту Карно (таблица 7.2) вместо обозначений типов переходов значения входных сигналов, которые обеспечивают требуемый тип перехода можно определить карту Карно, описывающую логику формирования входных сигналов триггера, выполняющего функции i-го разряда проектируемого регистра.
Таблица 7.4
Словарное описание триггеров D, Т, RS и JК-типов
|
Q |
Т триггер |
D триггер |
RS триггер |
JК триггер |
|
|
T |
D |
R S |
J К |
|
0 |
0 |
0 |
X 0 |
0 Х |
|
1 |
0 |
1 |
0 X |
Х 0 |
|
α |
1 |
1 |
0 1 |
1 Х |
|
β |
1 |
0 |
1 0 |
Х 1 |
После замены типов переходов в карте Карно, изображенной на таблице 7.2, на значения входных сигналов T и D - триггеров получим карты Карно, описывающие поведение входных сигналов этих триггеров (таблицы. 7.5, 7.6). Проведя склеивание, как это показано в таблицах (7.5, 7.6) получим:
Таблица 7.5
|
yQi-3 |
00 |
01 |
11 |
10 | ||||
|
QiQi+3 |
00 |
0 |
0 |
|
0 | |||
|
01 |
|
|
|
0 | ||||
|
11 |
1 |
1 |
1 |
| ||||
|
10 |
|
|
1 |
| ||||
-карта
Таблица 7.6
-карта
|
yQi-3 |
00 |
01 |
11 |
10 | ||||
|
QiQi+3 |
00 |
0 |
0 |
|
0 | |||
|
01 |
|
|
|
0 | ||||
|
11 |
0 |
0 |
0 |
| ||||
|
10 |
|
|
0 |
| ||||
Преобразуем
логические функции
в базис И-НЕ:
Проведем оценку сложности комбинационной схемы управления (КСУ) i -м разрядом регистра в обоих случаях. По Квайну сложность комбинационной схемы вычисляется как:
где N – число логических входов во всей оцениваемой схеме;
Анализируя выражения, получим:
Из приведенных
выше вычислений видно, что сравнения
показателей сложности схем показывает
,
и следовательно разумно для реализации
сдвигающего регистра использовать
триггер D – типа.
Для построения схемы сдвигающего регистра, требуется определить выражения, отражающие логику формирования входных сигналов каждого разряда, учитывая кольцевую структуру регистра.
Чтобы получить искомые выражения необходимо вместо индексов у переменных подставить значения, соответствующие номерам разрядов от 1 до 8, при этом, если результат вычислений значения индекса окажется меньше или равен 0, то к результату следует прибавить число, указывающее количество разрядов в проектируемом кольцевом сдвигающем регистре; если результат окажется больше 8, то из него следует вычесть это число.
Используя указанное правило, получим следующие выражения, описывающие логику формирования сигналов на входе D-триггера каждого из 8-ми разрядов регистра:
Схема сдвигающего регистра, построенный по полученным выражениям, приведен в графическом материале (лист 1).
7.2 Проектирование синхронных пересчетных схем
Так как пересчётные схемы, также как и сдвигающие регистры, относятся к классу последовательностных схем, то все замечания, касающиеся проектирования регистров, справедливы и для проектирования пересчётных схем.
Задание на курсовое проектирование предусматривает синтез реверсивной пересчётной схемы, вырабатывающей заданную последовательность двоичных эквивалентов чисел.
Рассмотрим проектирование пересчётной схемы, реализующей следующую последовательность двоичных эквивалентов чисел: 0,5,1,7,3,2,4 в которой предусмотрена возможность реверса, т.е. изменение порядка работы схемы на обратный: 4,2,3,7,1,5,0
Так как число выполняемых счётчиком операций К = 2 (прямой счёт и обратный счёт), то потребуется одна управляющая переменная у. Возьмем условие, что при y = 0 счётчик будет вырабатывать последовательность чисел 0,5,1,7,3,2,4, а при у=1 последовательность чисел 4,2,3,7,1,5,0. Описание работы счётчика представим в виде таблицы 8.
Вследствие нерегулярности структуры пересчётных схем при их описании необходимо рассматривать поведение каждого разряда счётчика в отдельности. Количество разрядов счётчика определяется как:
где
– максимальное число в заданной
последовательности. Для данного примера
,
из этого следует:
Обозначим
выходные сигналы каждого разряда
счётчика как
В столбцах
таблицы 8 перечислены разрешенные
комбинации выходных сигналов счётчика.
Порядок следования этих комбинаций
строго определен выражениями 7,3,0,6,5,1,4,
(4,1,5,6,0,3,7) и значениями переменной у.
Так, при у =
1 вслед за комбинацией сигналов
,
следует комбинация
.
В столбцах
указан
тип перехода, который осуществляется
каждым разрядом счётчика при соответствующем
изменении состояния этого счётчика.
Тип перехода определяется сравнением
значений
в рассматриваемом состоянии счётчика
со значениями этих сигналов в следующем
состоянии пересчётной схемы.
Так, рассматривая
состояние 1, которое характеризуется
значениями выходных переменных
и состояние 2, при котором
определено, что первый разряд пересчётной
схемы при переходе этой схемы из состояния
1 в состояние 2 должен осуществить переход
из 1 в 0, т.е. переход типа
Аналогично определяются типы переходов которые осуществляют второй (переход типа 1) и третий (переход типа 1) разряды счётчика. Полученная информация заносится в первую строку таблицы 7.10.
Используя карту Карно для четырех переменных, опишем поведение каждого разряда счётчика. Информация для заполнения карт аналогична ранее рассмотренному случаю описания поведения i-го разряда сдвигающего регистра. Карты Карно, описывающие поведение 1-го, 2-го и 3-го разрядов проектируемого реверсивного счетчика представлены в таблицах 7.7, 7.8, 7.9.
Таблица 7.7
|
y |
00 |
01 |
11 |
10 | ||
|
|
00 |
α |
β |
β |
α | |
|
01 |
α |
β |
β |
α | ||
|
11 |
0 |
β |
β |
α | ||
|
10 |
α |
x |
x |
0 | ||
-
карта
Таблица 7.8
-
карта
|
y |
00 |
01 |
11 |
10 | |
|
|
00 |
0 |
0 |
α |
0 |
|
01 |
α |
0 |
0 |
0 | |
|
11 |
1 |
1 |
β |
1 | |
|
10 |
β |
x |
x |
1 | |
|
y |
00 |
01 |
11 |
10 | |
|
|
00 |
α |
0 |
0 |
0 |
|
01 |
1 |
1 |
β |
1 | |
|
11 |
β |
1 |
1 |
1 | |
|
10 |
0 |
x |
x |
α | |
-
карта
Таблица 7.10
Описание синхронного реверсивного счётчика
|
№ сост. |
y |
Q1 |
Q2 |
Q3 |
φQ1 |
φQ2 |
φQ3 |
|
1 |
0 |
0 |
0 |
0 |
α |
0 |
α |
|
2 |
0 |
1 |
0 |
1 |
β |
0 |
1 |
|
3 |
0 |
0 |
0 |
1 |
α |
α |
1 |
|
4 |
0 |
1 |
1 |
1 |
β |
1 |
1 |
|
5 |
0 |
0 |
1 |
1 |
0 |
1 |
β |
|
6 |
0 |
0 |
1 |
0 |
α |
β |
0 |
|
7 |
0 |
1 |
0 |
0 |
β |
0 |
0 |
|
X |
X |
X |
X |
X |
X |
X |
X |
|
8 |
1 |
1 |
0 |
0 |
β |
α |
0 |
|
9 |
1 |
0 |
1 |
0 |
0 |
1 |
α |
|
10 |
1 |
0 |
1 |
1 |
α |
1 |
1 |
|
11 |
1 |
1 |
1 |
1 |
β |
β |
1 |
|
12 |
1 |
0 |
0 |
1 |
α |
0 |
1 |
|
13 |
1 |
1 |
0 |
1 |
β |
0 |
β |
|
14 |
1 |
0 |
0 |
0 |
α |
0 |
0 |
|
X |
X |
X |
X |
X |
X |
X |
X |
Рассмотрим схемную реализацию проектируемого счетчика на базе JK и RS- триггеров, словарное описание которых приведено в таблицах 12,13.
После выполнения операции подстановки в карты Карно (таблицы 7.7, 7.8, 7.9) значений входных сигналов триггеров из таблицы 4, состояние входов триггеров трех разрядов счётчика будут характеризоваться соответствующими картами Карно, приведенными в таблицах 12 – 14 для T - триггера и в таблицах 15 – 20 для RS - триггера
|
y |
00 |
01 |
11 |
10 | |
|
|
00 |
0 |
1 |
1 |
0 |
|
01 |
0 |
1 |
1 |
0 | |
|
11 |
x |
1 |
1 |
0 | |
|
10 |
0 |
x |
x |
x | |
|
y |
00 |
01 |
11 |
10 | |||||
|
|
00 |
x |
x |
0 |
x | ||||
|
01 |
0 |
x |
x |
x | |||||
|
11 |
0 |
0 |
1 |
0 | |||||
|
10 |
1 |
x |
x |
0 | |||||
-
карта
-
карта
|
y |
00 |
01 |
11 |
10 | |
|
|
00 |
0 |
x |
x |
x |
|
01 |
0 |
0 |
1 |
0 | |
|
11 |
1 |
0 |
0 |
0 | |
|
10 |
x |
x |
x |
0 | |
-
карта S1-карта
|
y |
00 |
01 |
11 |
10 | |
|
|
00 |
1 |
0 |
0 |
1 |
|
01 |
1 |
0 |
0 |
1 | |
|
11 |
0 |
0 |
0 |
1 | |
|
10 |
1 |
x |
x |
0 | |
S2-картаS3-карта
|
y |
00 |
01 |
11 |
10 | |
|
|
00 |
0 |
0 |
1 |
0 |
|
01 |
1 |
0 |
0 |
0 | |
|
11 |
x |
x |
0 |
x | |
|
10 |
0 |
x |
x |
x | |
|
y |
00 |
01 |
11 |
10 | |||||
|
|
00 |
1 |
0 |
0 |
0 | ||||
|
01 |
x |
x |
0 |
x | |||||
|
11 |
0 |
x |
x |
x | |||||
|
10 |
0 |
x |
x |
1 | |||||
J1-картаJ2-карта
|
y |
00 |
01 |
11 |
10 | |
|
|
00 |
1 |
x |
x |
1 |
|
01 |
1 |
x |
x |
1 | |
|
11 |
0 |
x |
x |
1 | |
|
10 |
1 |
x |
x |
0 | |
|
y |
00 |
01 |
11 |
10 | |||||
|
|
00 |
0 |
0 |
1 |
0 | ||||
|
01 |
1 |
0 |
0 |
0 | |||||
|
11 |
x |
x |
x |
x | |||||
|
10 |
x |
x |
x |
x | |||||
|
y |
00 |
01 |
11 |
10 | |
|
|
00 |
1 |
0 |
0 |
0 |
|
01 |
x |
x |
x |
x | |
|
11 |
x |
x |
x |
x | |
|
10 |
0 |
x |
x |
1 | |
|
y |
00 |
01 |
11 |
10 | |
|
|
00 |
x |
1 |
1 |
x |
|
01 |
x |
1 |
1 |
x | |
|
11 |
x |
1 |
1 |
x | |
|
10 |
x |
x |
x |
x | |
K2-картаK3-карта
|
y |
00 |
01 |
11 |
10 | |
|
|
00 |
x |
x |
x |
x |
|
01 |
x |
x |
x |
x | |
|
11 |
0 |
0 |
1 |
0 | |
|
10 |
1 |
x |
x |
0 | |
|
y |
00 |
01 |
11 |
10 | |||||
|
|
00 |
x |
x |
x |
x | ||||
|
01 |
0 |
0 |
1 |
0 | |||||
|
11 |
1 |
0 |
0 |
0 | |||||
|
10 |
x |
x |
x |
x | |||||
Проведя склеивание, получим следующие выражения:
Преобразуем полученные функции в базис И-НЕ
SRS = (1) + (1) + (1+1+1) + (2+1+1) + (1+1) + (1+1+1) + (2+1+1) + (1+1) + (1+1) + (1+1+1) + (2+1+1) + (1+1+1) + (2+1+1) + (1+1+1) + (1+1) + (2+1+1) + (1+1) + (1+1) = 49.
SJK=(2+1)+(1+1)+(1+1)+(2+1+1)+(1+1+1+1)+(2+1+1)+(1+1+1)+(1+1)+(2+1+1)+(1+1+1)+(1+1)+(1+1)+(2+1+1)+(1+1+1)+(2+1+1)+(1+1+1)+(1+1)=51
Из приведенных
выше вычислений видно, что сравнения
показателей сложности схем показывает
и следовательно разумно для реализации
сдвигающего регистра использовать
триггер RS – типа.
Схема счетчика, построенная по полученным выражениям, приведена в графическом материале (лист 2).
7.3 Проектирование триггерных устройств
Таблица 7.11
Таблица внешних переходов JK-триггера
|
K |
J |
Qt |
Qt+1 |
ϕQi |
|
0 |
0 |
0 → |
0 |
0 |
|
0 |
0 |
1 → |
1 |
1 |
|
0 |
1 |
0 → |
1 |
α |
|
0 |
1 |
1 → |
1 |
1 |
|
1 |
0 |
0 → |
0 |
0 |
|
1 |
0 |
1 → |
0 |
β |
|
1 |
1 |
0 → |
1 |
α |
|
1 |
1 |
1 → |
0 |
β |
Таблица 7.12
|
№ сост.
|
Состояние сигналов CJK |
Q выхода | ||||||||
|
000 |
001 |
011 |
010 |
110 |
111 |
101 |
100 |
| ||
|
1 |
(1) |
2 |
3 |
4 |
- |
- |
- |
8 |
0 | |
|
2 |
1 |
(2) |
3 |
4 |
- |
- |
7 |
- |
0 | |
|
3 |
1 |
2 |
(3) |
4 |
- |
6 |
- |
- |
0 | |
|
4 |
1 |
2 |
3 |
(4) |
5 |
- |
- |
- |
0 | |
|
5 |
- |
- |
- |
12 |
(5) |
- |
- |
- |
0 | |
|
6 |
- |
- |
11 |
- |
- |
(6) |
- |
- |
0 | |
|
7 |
- |
2 |
- |
- |
- |
- |
(7) |
- |
0 | |
|
8 |
1 |
- |
- |
- |
- |
- |
- |
(8) |
0 | |
|
9 |
(9) |
10 |
11 |
12 |
- |
- |
- |
16 |
1 | |
|
10 |
9 |
(10) |
11 |
12 |
- |
- |
15 |
- |
1 | |
|
11 |
9 |
10 |
(11) |
12 |
- |
14 |
- |
- |
1 | |
|
12 |
9 |
10 |
11 |
(12) |
13 |
- |
- |
- |
1 | |
|
13 |
- |
- |
- |
12 |
(13) |
- |
- |
- |
1 | |
|
14 |
- |
- |
3 |
- |
- |
(14) |
- |
- |
1 | |
|
15 |
- |
2 |
- |
- |
- |
- |
(15) |
- |
1 | |
|
16 |
9 |
- |
- |
- |
- |
- |
- |
(16) |
1 | |
Количество внутренних состояний триггера можно сократить, объединяя строки таблицы. Для рассматриваемого примера синтеза JK-триггера возможно несколько вариантов объединения строк табл. 9. Наиболее целесообразным является объединение строк (1, 2, 3, 4, 7, 8), (5,6),(9,10,11, 12, 13, 16), (14, 15) (табл. 7.13).
Минимизированная таблица внутренних состояний и переходов JK триггера имеет следующий вид:
Таблица 7.13
|
№ состояния |
CJK |
Q | ||||||||
|
|
000 |
001 |
011 |
010 |
110 |
111 |
101 |
100 |
| |
|
1,2,3,4,7,8 |
(1) |
(2) |
(3) |
(4) |
5 |
6 |
(7) |
(8) |
0 | |
|
5,6 |
- |
- |
11 |
12 |
(5) |
(6) |
- |
- |
0 | |
|
9,10,11,12,13,16 |
(9) |
(10) |
(11) |
(12) |
(13) |
14 |
(15) |
(16) |
1 | |
|
14,15 |
- |
2 |
3 |
- |
- |
(14) |
(15) |
- |
1 | |
Преобразуем табл. 7.12 в соответствии с количеством новых состояний триггера в таблицу 7.13. Так как, число внутренних состояний уменьшилось до S =4, то для кодирования этих состояний достаточно k=logS=2 внутренних переменных. Обозначим их как у1 и у2. Каждому внутреннему состоянию триггера поставим в соответствие набор значений переменных у1 и у2.
Эту операцию необходимо выполнить таким образом, чтобы в триггере не возникали критические состязания между сигналами обратных связей (состязания, приводящие к несанкционированным переходам триггера из состояния в состояние). Эти состязания будут устранены, если коды соседних состояний будут отличаться значениями не более чем в одном из разрядов, т.е. переходы между соседними внутренними состояниями будут реализованы изменением только одной внутренней переменной. Составим граф переходов, отвечающий этому требованию (рис. 12), где 00, 01, 11, 10 - коды внутренних состояний 1, 2,3,4,соответственно. Эти коды определяются значениями переменных у1 и у2, например, код 01 соответствует значениями у1=0 и у2=1. Граф переходов для 2-х переменных имеет следующий вид:
Таблица 7.13
Минимизированная табл. 7.12 имеет следующий вид:
|
№ состояния |
CJK |
Q | ||||||||
|
000 |
001 |
011 |
010 |
110 |
111 |
101 |
100 |
| ||
|
1,2,3,4,7,8 |
(1) |
(1) |
(1) |
2 |
2 |
(1) |
(1) |
(1) |
0 | |
|
5,6 |
- |
- |
3 |
3 |
(2) |
(2) |
- |
- |
0 | |
|
9,10,11,12,13,16 |
(3) |
(3) |
(3) |
(3) |
(3) |
(3) |
4 |
4 |
1 | |
|
14,15 |
- |
1 |
1 |
- |
- |
(4) |
(4) |
- |
1 | |
Так как, число внутренних состояний уменьшилось до 4-х, то для кодирования этих состояний достаточно двух (k=log 4=2) внутренних переменных. Обозначим их как y1 и y2. Каждому внутреннему состоянию триггера поставим в соответствие набор значений переменных y1,y2.
В соответствии с выбранным вариантом кодирования состояний триггера, минимизированная таблица JK- триггера будет представлять собой совокупность 2-х таблиц, каждая из которых определяет одну из функций y1 или y2.
Таблица 7.14
|
Код
внутр. состояния
|
CJK
|
Q | ||||||||
|
00 |
00 |
00 |
00 |
00 |
01 |
01 |
00 |
00 |
0 | |
|
01 |
- |
- |
11 |
11 |
01 |
01 |
- |
- |
0 | |
|
11 |
11 |
11 |
11 |
11 |
11 |
10 |
10 |
11 |
1 | |
|
10 |
- |
00 |
00 |
- |
- |
10 |
10 |
- |
1 | |
Возможны другие варианты кодирования состояний, однако они, как правило, приводят к уравнениям одинаковой сложности.
В соответствии с выбранным вариантом кодирования состояний триггера составляется кодированная таблица переходов JK-триггера путем перенесения в каждую клетку таблицы 7.3 двоичного набора значений внутренних переменных у1 и у2. Kодированная таблица переходов (7.3) представляет собой совокупность двух таблиц, каждая из которых определяет одну из функций у1 и у2. Данные этой таблицы позволяют описать поведение переменных у1 и у2 в виде карт Карно (Рисунок 4.). В каждой клеточке карты Карно проставляется значение переменной (у1 или у2), взятой из табл. 7.3. Так в карте Карно, описывающей поведение у1, в третьей клеточке сверху, в крайнем левом столбце записана 1, которая является первой цифрой комбинации - 11 в соответствующей позиции табл.7.3. Эта единица подчеркнута в табл.7.13.
Данные этой таблицы позволяют описать поведение y1 и y2 в виде карт Карно
для
для
Рисунок 4.4
Для устранения явления статического состязания сигналов в карты Карно кроме минимальных покрытий следует вводить избыточное покрытие, таким образом, чтобы каждая пара смежных покрытий входила бы, по меньшей мере, в одно общее покрытие. Проведя склеивание в картах Карно (рис. 4.4),определим выражения для y1 и y2. С учетом изложенного выше, получим следующие уравнения:
Полученные уравнения позволяют построить схему проектируемого триггера. Перед построением схемы необходимо преобразовать уравнения в требуемый базис, предварительно вынеся за скобки y1 и y2. В базисе И-НЕ эти выражения будут иметь следующий вид:
Схема счетчика, построенная по полученным выражениям, приведена в графическом материале (лист 3).
Заключение
В результате выполнения данной курсовой работы были выполнены все поставленные задачи. Кроме того, были подробно рассмотрены принципы функционирования таких элементов как: триггеры, регистры, счетчики.
В процессе работы были рассмотрены компоненты последовательного и комбинационного типа.
Во – время работы были использованы элементы логики, триггеры, регистры. Так же были построены схемы концептуального и функционального уровня.
Была проведена исследовательская работа на тему минимизаций логических функций с помощью карт Карно. Применены наработки прошлых авторов.
Список использованной литературы
А. Б Семенов. Цифровая схемотехника. Конспект лекций по дисциплине «Схемотехника» - М.: Горная книга, 2013. – 308с.
П.Хоровиц, У.Хилл. Искусство схемотехники.Монография.в 3-х томах.издание 5-е-М:Мир, с ил. 2005г.
Титце У., Шенк Полупроводниковая схемотехника. Справочное руководство в 2-х томах.12-е издание:М.Додэка.2008.1784с.
Ю.В.Новиков. Основы цифровой схемотехники. Базовые элементы и схемы. Методы проектирования.–М.Мир,2009.379с.
И.В.Музылева. Элементная база для построения цифровых систем управления.М.:Техносфера.,2009.-144с.
Л. Г Наумкина. Цифровая схемотехника. Конспект лекций по дисциплине «Схемотехника» - М.: Горная книга, 2008. – 303с.
Потехин В.А. Схемотехника цифровых устройств: учеб. пособие для вузов – Томск: В-Спектр, 2012.–50с.
Пухальский Г.И., Новосельцева Т.Я. Цифровые устройства:
Учеб. пособие для Втузов.- СПб.: Политехника, 1996.- 885с.: ил.
Новиков Ю.В. Основы цифровой схемотехники: Базовые элементы и схемы. Методы проектирования. -М.: Мир, 2001.- 379 с.,ил.
Угрюмов Е.П. Цифровая схемотехника. - СПб.: БХВ – СанктПетербург, 2000. – 528 с.: ил.
Дэвид М. Харрис и Сара Л. Харрис. Цифровая схемотехника и архитектура компьютера. – USA.:Morgan Kaufman–Elsevier, 2013.–1662c.
http://electricalschool.info/electronica/1918-logicheskie-jelementy-i-ili-ne-i-ne-ili.html
http://www.electronicsblog.ru/
http://ru.wikipedia.org/
http://window.edu.ru/catalog/pdf2txt/160/29160/12373?p_page=2
https://neerc.ifmo.ru/wiki/index.php?title=Реализация_булевой_функции_схемой_из_функциональных_элементов
https://ru.wikipedia.org/wiki/Резистор
https://ru.wikipedia.org/wiki/Электрический_конденсатор
https://ru.wikipedia.org/wiki/Катушка_индуктивности
https://ru.wikipedia.org/wiki/Транзистор
https://ru.wikipedia.org/wiki/Интегральная_схема
https://ru.wikipedia.org/wiki/Центральный_процессор
https://ru.wikipedia.org/wiki/Микроконтроллер