Вопросы(pc card)

1. Для решения каких задач используется интерфейс? Его основные характеристики.

Интерфейс появился для поддержки модулей памяти, видеокарт и внешних устройств, ноутбуков и других малогабаритных устройств. Достоинством является создание механического конструктива, включая габариты и разъем. Модули выпускаются нескольких типов. В дальнейшем габариты были уменьшены. Также достоинствами являются низкое энергопотребление и повышенная надежность. Интерфейс поддерживает Plag&Play, горячее подключение, программно регулируемое напряжение питания модуля.

2. Какие способы ввода-вывода информации можно реализовать?

В отличие от адресов памяти средства ввода-вывода, доступные всем платам PC Card в той или иной системе, делят между собой диапазон адресов портов размером 64 Мбайт.

Каждая из плат ввода-вывода PC Card имеет один сигнал запроса прерывания. Этот сигнал поступает на одну из линий прерывания компьютера, т.е. PC Card формирует "родовое" прерывание, а компьютер сам направляет это прерывание по соответствующему каналу. В платах ввода-вывода PC Card имеется также линия звукового сигнала.

3. Как реализуется взаимодействие между контроллером, модулями, и процессором ЭВМ?

Каждый модуль содержит пространство конфигураций, процессор считывает эту информацию и выделяет соответствующие ресурсы в пространстве памяти, УВВ или пространстве конфигурации. Каждый модуль, присоединенный к контроллеру, является независимым. Обмен осуществляется только через контроллер. После чтения конфигурации под управлением контроллера могут быть установлены источники напряжения питания. Распределение ресурсов ведется под управлением программного обеспечения.

4. Основные направления развития интерфейса.

Развитием PC Card является интерфейс Card Bus - 32-х разрядный интерфейс, предназначен для работы с графическими картами, интерфейсом SCSI для присоединения сетевых карт до скоростей 100 Мбит/с. При сохранении выше приведенных габаритов. Началось высокое распространение USB, IEEE, стандарта CardX, с помощью которого эти интерфейсы можно преобразовать к стандарту PC Card.

Вопросы(vme)

1. К какому классу магистралей относится VME? Основные технические характеристики.

VME относятся к классу процессорно - независимых, открытых, асинхронных многопроцессорных магистралей.

Макс.пропускная способность – 100 Мб/с

Цикл обмена по магистрали – 125 нс

2. Какая информация передается по шине адреса?

Адресная шина содержит линии (А01-А31) в обычной версии VME и 64 линии в версии D, ША управляется ведущими модулями и устройствами обработки прерываний. При обработке прерываний используются линии А01-А03. Основные шины VME.В версии D (64 бита) по ША и ШД передается в режиме мультиплексирования адресная информация и данные.

3. Как обеспечивается масштабируемость шин адреса и данных? Какие преимущества это обеспечивает и какими средствами?

Масштабируемость – это возможность организации взаимодействия с разл.разрядностью и разл.адресами. Кроме VME масштабируемости нет нигде.

Масштабируемость шины данных обеспечивается идентификатором, который указывает какая часть шины в данный момент используется для передачи информации. Идентификаторы кодируются унитарным кодом, указывая положение байта или байтов на ШД. Например, если разрядность шины 4 байта, то идентификатор должен быть 4 бита. Это позволяет работать с информацией различной разрядности, не применяя процедуру маскирования для формирования размера передаваемого сообщения.

Масштабируемость шины адреса снижает аппаратные затраты в модулях системы, так как при формировании сигналов выборки программно-доступных регистров используется неполная дешифрация адреса.

Существует 4 типа адресации в зависимости от длины адреса: короткая ввода/вывода (1,6 бит), стандартная (24 бита), расширенная (32 бита) и длинная (64 бита). Этот размер может быть изменен в каждом цикле шины, что позволяет использовать большое разнообразие конфигураций системы.

Управление длиной адреса осуществляется кодом модификатора адреса АМ0-АМ5, который сопровождает каждую передачу информации по магистрали. Подчиненные устройства опрашивают АМ0-АМ5, и определяют какие линии адреса необходимо дешифрировать в текущем цикле. Короткие адреса дешифрируются на линиях А01-А15, стандартные - А01-А23, расширенные - на А01-А32, длинные - на А01-А32, LWORD* - D00-D31.

4. Для каких целей можно использовать модификатор адреса?

Модификатор адреса реализует след.функции:

- управляет размером адресного пространства в текущем цикле, может быть задана короткая, стандартная, расширенная или длинная адресация

- указывает тип цикла магистрали и источник управления: супервизор или пользователь.

Модификатор адреса расширяет адресное пространство, т.к. по одному адресу можно обращаться к устройствам, работающим с разными модификаторами. Это возможно потому что в начале цикла модификатора передается сначала модификатор,а затем адрес.

Значение модификатора адреса распределяется специф-ные (стандартные), предназн. для расширения ф-ий интерфейса, и модификатор польз-ля.

Модификатор польз-ля может использоваться для создания команд.

5. Какие циклы передачи данных реализуются на магистрали? В чем их особенности? Какие технические средства необходимы для их реализации?

В VME определено 5 основных циклов передачи данных: чтение/запись, чтение-модификация-запись, блочная передача, “только адресация”, подтверждение прерываний.

Шина управления обменом состоит из линий SYSCLK*, AS*, DTACK*. Сервисный тактовый сигнал SYSCLK* частотой 16 МГц формируется системным контроллером.

Адресный строб AS* формируется ведущими модулями и устройствами обработки прерываний. Этот сигнал определяет начало выполнения операций на магистралях. AS* относится к классу мощных сигналов с 3 состояниями. Сигнал подтверждения пересылки данных DTACK*. * выставляется во время циклов записи после того, как ведомый модуль закончит прием данных. В циклах чтения и подтверждения прерывания DTACK* выставляется после того, как достоверные данные помещаются на ШД.

6. В каких случаях целесообразно использование цикла “чтение-модификация-запись”? адресного цикла? блочной передачи?

Цикл “чтение-модификация-запись” используется в многопроцессорных и многопользовательских системах. Он позволяет многочисленным процессорам разделять общие ресурсы (контроллеры дисков, порты или блоки памяти). В этом цикле происходит чтение информации и ее перезапись по тому же адресу за 1 цикл магистрали вместо двух. Типовой пример использования цикла - организация семафоров в мультипроцессорных системах, экономится время в цикле выборки команды и отсутствие организации флага)

Цикл блочной передачи используется для перемещения блоков данных от 1 до 256 байт. В многопроцессорных системах этот режим может быть использован для передачи данных небольшими пакетами, уменьшая время на арбитраж магистрали. Прикладные задачи с интенсивным дисковым обменом используют цикл блочной передачи для перемещения данных с большой скоростью между центральным процессором и контроллерами дисков (своппинг). По сравнению с другими циклами блочная передача значительно увеличивает производительность интерфейса, т.к. ведущее устройство занимает магистраль на время передачи блока (а не слова), передавая ведомому только начальный адрес.

Цикл “только адрес” применяется для повышения производительности процессорного модуля, позволяя процессору начать цикл магистрали прежде, чем выяснится, где находится адресат (на локальной магистрали процессорного модуля или вне ее). Дешифратор адреса локальной памяти ведущего модуля работает параллельно с дешифратором адреса ведомого модуля и может в некоторых случаях ускорить работу магистрали. Это также может упростить разработку некоторых ведущих модулей. В цикле “только адрес” передачи данных не происходит, ведущий выставляет адрес, стробирует его AS* и, спустя некоторое время, сам завершает обмен. Цикл прекращается, если расположенная в ведущем модуле логика обнаруживает, что произошло обращение к локальным ресурсам.

7. С помощью каких сигналов обеспечивается программный обмен по магистрали? по прерыванию? в режиме ПДП?

Адресный строб AS* формируется ведущими модулями и устройствами обработки прерываний. AS*=0 указывает на достоверность информации шины адреса и линий модификатора адреса. Этот сигнал определяет начало выполнения операций на магистралях. AS* относится к классу мощных сигналов с 3 состояниями.

Сигнал подтверждения пересылки данных DTACK* формируется ведомыми модулями или инициаторами прерываний. DTACK* выставляется во время циклов записи после того, как ведомый модуль закончит прием данных. В циклах чтения и подтверждения прерывания DTACK* выставляется после того, как достоверные данные помещаются на ШД.

В VME определено 5 основных циклов передачи данных: чтение/запись, чтение-модификация-запись, блочная передача, “только адресация”, подтверждение прерываний.

Во время цикла чтение/запись ведущий модуль выставляет адрес ведомого на ША и код модификатора, включая IACK* на ШК. Достоверность адресной информации подтверждается сбросом AS* в 0. Затем данные передаются на ШД в сопровождении сигналов WRITE*, DS0*, DS1*. Ведомое устройство дешифрирует адрес и модификатор адреса, определяет особенности данной передачи, принимает или передает данные и формирует нулевые уровни сигналов DTACK* или BERR*. С появлением сигнала DTACK*=0 ведущее устройство устанавливает сигналы AS*, DS0*,DS1* в единичное значение, а ведомое устройство после этого инвертирует значение DTACK*. На этом цикл записи/чтения завершается. Цикл записи иллюстрирует рис. 6.

8. Основные характеристики шин передачи управления ШПУ.

Особенностью ШПУ явл-ся расширенное кол-во ведущих устройств за счет параллельно-послед. арбитража, использ-ся центральный арбитр с 4-мя параллельными линиями запроса и 4-мя последовательными линиями подтверждения запроса. Кол-во ведущих устройств ограничено нагрузочной способностью послед.драйверов (источник подтвержд.запроса) и допуст.кол-вом.

ШПУ имеет центр.арбитр, способы управления приоритетами – одноур.

9. Какие средства управления приоритетами используются в интерфейсе?

В VME используется централизованный арбитраж с параллельно-последовательной селекцией источников запросов. На рис.9 представлена структура ШПУ при поступлении запросов по линии BR03*.

Арбитры классифицируются с принятой дисциплиной определения приоритета.

Одноуровневый арбитр является наиболее простым. Этот арбитр обслуживает только уровень запроса линии BR3* и выдает разрешение по последовательной цепи BG3IN*/BG3OUT* при BR3*=0, BBSY*=1. Одноуровневые арбитры могут формировать сигнал BCLR*, если требуется прервать работу модуля, который слишком долго занимает магистраль. Основным недостатком арбитра является фиксированное значение приоритетов, которое приведет к наиболее частому занятию магистрали модулями, близко расположенными к слоту 01.

Приоритетный арбитр присваивает жесткие приоритеты линиям запросов магистрали: BR3* - высший, а BR0* - низший. Если одновременно пришли несколько запросов, арбитр определяет запрос с максимальным приоритетом и активизирует соответствующую последовательную цепь предоставления магистрали. При поступлении запроса с более высоким приоритетом, чем текущий, формируется сигнал BCLR* и магистраль предоставляется новому модулю.

10. Как реализуется процедура арбитража?

В VME используется централизованный арбитраж с параллельно-последовательной селекцией источников запросов. Циклический арбитр предоставляет равные приоритеты для всех источников запроса. Если в предыдущем цикле магистраль была предоставлена по требованию линии BRn, то наивысшим приоритетом в текущем цикле будет обладать линия BR_n-1 . Арбитр может использовать сигнал BCLR*, если ведущее устройство запрашивает магистраль на уровне приоритета, не совпадающем с приоритетом, которому была предоставлена магистраль в последний раз.

Возможен смешанный способ организации арбитров, при котором могут использоваться как 3 типа одновременно, например, в системном контроллере VME1000, так и в различных сочетаниях. УЗМ является функциональным модулем, который размещается на одной плате с ведущими устройствами и обработчиками прерываний. Ведущее устройство формирует сигнал захвата магистрали DWB* и передает его УЗМ, которое выставляет запрос на одной из линий BRn. После получения разрешения по последовательной цепи BGn IN/BGnOUT УЗМ устанавливает сигнал BBSY* и извещает ведущее устройство сигналом DGB*. Ведущее устройство ожидает, когда AS* станет равным логической единице. Это позволяет проводить арбитраж магистрали во время пересылки данных или выполнения цикла подтверждения прерывания, что ускоряет пропускную способность магистрали.

11. Способы построения устройств захвата магистрали УЗМ. В чем их отличие?

В VME используется три варианта освобождения магистрали УЗМ.

УЗМ с освобождением по завершению операции (УЗМО) освобождают магистраль после того, как он закончил пересылку. Модули ПДП могут освобождать магистраль, после окончания пересылки блока данных, модули центрального процессора могут отдавать магистраль в конце каждого цикла или под управлением программы.

УЗМ с освобождением по запросу (УЗМЗ) освобождает магистраль при появлении сигнала на одной из линий BR0*-BR3* или BCLR*. Данный метод часто используется, т.к. хорошо работает для большинства применений и является достаточно быстрым. Его основной недостаток заключается в увеличении времени арбитража, когда большое число модулей требуют доступ к магистрали одновременно.

УЗМ с циклическим освобождением магистрали (УЗМЦ) применяется в системах с ведущими устройствами, требующими фиксированную пропускную способность. Наиболее часто они используются с арбитрами одного уровня или в том случае, если число ведущих устройств более 4. Последнее применение расширяет возможности циклического арбитра.

12. В каких модулях используются УЗМ?

УЗМ является функциональным модулем, который размещается на одной плате с ведущими устройствами и обработчиками прерываний. Ведущее устройство формирует сигнал захвата магистрали DWB* и передает его УЗМ, которое выставляет запрос на одной из линий BRn. После получения разрешения по последовательной цепи BGn IN/BGnOUT УЗМ устанавливает сигнал BBSY* и извещает ведущее устройство сигналом DGB*. Ведущее устройство ожидает, когда AS* станет равным логической единице. Это позволяет проводить арбитраж магистрали во время пересылки данных или выполнения цикла подтверждения прерывания, что ускоряет пропускную способность магистрали.

При приходе запроса с более высоким приоритетом, текущий запрос может быть сброшен сигналом . Для работы с шинами передачи управления необходимо устройство захвата магистрали, которое может освобождать магистраль по завершению операций по запросу или в циклическом режиме.

В VME функции контроллера распределены между устройством обработки прерывания, драйвером последовательной цепи и устройством запроса прерывания, расположенном в каждом модуле. В состав устройства обработки прерывания обязательно должно входить устройство захвата магистрали (УЗМ). Вектор прерывания формируется в устройстве запроса прерывания. В цикле подтверждения прерывания магистраль предоставляется устройству, которое выставило запрос, уровень запроса соответствует указанному в цикле подтверждению прерывания, длина вектора соответствует длине передаваемых в цикле подтверждений (8, 16, 32). Возможно снятие запроса прерывания по подтверждению прерывания, как в IBM и обращению к регистру ввода/вывода.

13. Сравнительная характеристика ШПУ ISA и VME. В чем основные отличия?

ШПУ ISA:

ШПУ обслуживает два каскадно соединённых контроллера 8237А, один из которых – ведущий, другой – ведомый. Контролер позволяет работать в следующих режимах:

• одиночные передачи

• блочные передачи

• передачи по требованию (до тех пор, пока есть запрос DRQ)

• автоинициализация, при которой данные автоматически повторяются.

В отличии от традиционной многопроцессорной обработки, ведущее устройство получает ресурсы магистрали, используя в качестве арбитра только ведущий контролер. Запрос может поступать только на входы 57. После предоставления магистрали, устройство, способное управлять ей, выставляет сигнал на линию MASTER.

ШПУ VME:

Перед каждым циклом передачи ведущий модуль или устройство обработки прерывания (УОП) обязаны получить разрешение на использование магистрали. Ведущий модуль необязательно должен быть процессором. В качестве ведущего могут быть модули, содержащие контроллеры прямого доступа к памяти или УОП. Эта задача решается с помощью шин передачи управления (ШПУ), арбитра и устройства запроса магистрали (УЗМ).

В VME используется централизованный арбитраж с параллельно-последовательной селекцией источников запросов.

14. Основные технические характеристики шин прерываний ШП.

Шина прерываний состоит из линий запроса прерывания IRQ1 - IRQ7, линий последовательной цепи подтверждений прерываний IACKIN*, IACKOUT*, линии подтверждения прерываний IACK*.

Для инициирования прерываний источник запроса выставляет сигнал нулевого уровня на одной из линий IRQ. IRQ1 имеет минимальный приоритет, IRQ7 - максимальный. Число источников запроса ограничено только нагрузочной способностью формирователей, которые должны быть выполнены по схеме с открытым коллектором. Каждая линия IRQi объединяет источники запроса по схеме “монтажное ИЛИ”. Устройство обработки прерываний (УОП) контролирует IRQ и в ответ на запросы генерирует цикл “Подтверждения прерываний”, в процессе которого передается вектор прерывания (информация об адресе программы обработки прерываний). Признаком начала цикла является IACK*=0.

Главное отличие в обработке прерываний состоит в том, что цикл подтвержд.прерыв.включает в себя работу с шинами передачи управления, т.е.запрос прерывания м.перехватить управление магистралью ведущих устройств, запрос воспринимается по уровню, что позволяет на одну линию запроса присоед-ть несколько источников запроса, кол-во уровней 7: RQ1-RQ7.

Исп-ся послед.-парал.способ арбитража.

15. Сравнительная характеристика ШП ISA и VME. В чем основные отличия в процедуре обработки прерываний?

Главное отличие в обработке прерываний состоит в том, что цикл подтвержд.прерыв.включает в себя работу с шинами передачи управления, т.е.запрос прерывания м.перехватить управление магистралью ведущих устройств, запрос воспринимается по уровню, что позволяет на одну линию запроса присоед-ть несколько источников запроса, кол-во уровней 7: RQ1-RQ7.

Исп-ся послед.-парал.способ арбитража.

16. Какое количество источников прерываний может быть подключено к магистрали?

Количество источников запроса определяется электрическими характеристиками драйвера последовательной цепи и требуемым быстродействием (чем больше модулей в последовательной цепи, тем меньше быстродействие).

17. Какие аппаратные средства необходимы для реализации ввода-вывода по прерыванию?

Реализация ввода/вывода по прерыванию выполняется УЗП. Задание требуемого уровня и значения вектора прерывания выполняется УФУВ с помощью установки соответствующих переключателей или перемычек. УЗП обычно реализуется с помощью программируемых логических матриц или специальных БИС. Источниками запроса прерываний являются элементы ФБ. На схеме рис. 17 им является регистр запросов прерываний РЗП, который может быть программнодоступным.

18. Как реализуется обработка прерываний в многопроцессорных системах?

В многопроцессорных системах используется децентрализованная обработка запросов. В этом случае число УОП может быть до 7, каждый из которых обрабатывает свою группу запросов (от 1 до 6). Процессору А, чтобы связаться с процессором В, достаточно запросить прерывание по одной из линий IRQ, принадлежащих этому процессору. При одновременном возникновении запросов прерывания в разных группах очередность обслуживания будет определяться приоритетом соответствующего модуля обработки прерываний на информационной магистрали.

При проектировании модулей, которые не содержат источников запроса на прерывание необходимо обеспечить соединение линий INIACK* и OUTIACK*.

19. Как обеспечивается конструктивная совместимость в модулях? электрическая?

Конструктивные спецификации VME: Модули VME могут быть выполнены с лицевой панелью или без нее. Как правило, они имеют лицевую панель, на которой размещаются светодиодные индикаторы, переключатели, разъемы для подключения устройств ввода/вывода. Ширина лицевой панели соответствует шагу размещения направляющих модулей или кратна ему, а высота определяется размерами модулей. Наиболее универсальны модули со сменными лицевыми панелями, рассчитанные на работу в крейтах одинарной и двойной высоты.

Модули размещаются в крейте. Конструкции крейтов отличаются большим разнообразием и возможностями компоновки. Крейты выпускаются одинарной, двойной высоты, смешанные на различное количество модулей (от 2 до 21). В состав крейта могут входить вентиляционные панели, комплекты для установки дисководов, источники питания и т.д.

На задней стороне крейта располагаются объединительные платы с разъемами. При удалении модуля автоматически отключаются контакты и внешние источники. При необходимости крейты могут быть установлены в стойки. Этот модульный подход облегчает разработку, производство и обслуживание систем на основе интерфейса VME.

Электрические характеристики интерфейса определяют такие его параметры как пропускная способность, надежность. Пропускная способность магистрали определяется быстродействием интерфейсной ИС, электрическими характеристиками объединительных плат и обязательными задержками, вносимыми протоколом.

Временные параметры ИС определяются их типом и технологией. Интерфейс VME ориентирован на применение быстродействующих ИС, выполненных по ТТЛ технологии. Спецификации VME определяют для каждого модуля допустимые нагрузки и типы сигналов. В VME используются интерфейсные ИС и БИС с сигналами пяти классов. Принципы согласования ИС и БИС не имеют особенностей: необходимо выбрать ИС и БИС передатчиков, обеспечивающих заданную статическую и динамическую нагрузку, и контролировать условие согласования при подключении приемников.

В спецификации VME требуется, чтобы длина трассы сигналов к контактам или от контактов разъема была менее 2 дюймов. Размеры проводника сигнальной трассы должны быть такими, чтобы его сопротивление приблизительно равнялось 100 Ом. Для уменьшения амплитуды отражения от краев объединительной платы требуются оконечные согласующие резисторы. Недостатком пассивной цепи оконечной нагрузки является большой ток потребления. Меньший ток потребления обеспечивают оконечные нагрузки на активных компонентах.

20. Какие блоки входят в состав системного контроллера? Их функции.

Блоки модулей можно разделить на 3 типа: системный контроллер, который находится в слоте 01, ведущее устройство, ведомое устройство. Большую мобильность при конфигурации аппаратных средств обеспечивают мезонинные технологии. Обычно системный контроллер выполняется в виде одной БИС. Примером подобного контроллера может быть микросхема VME 1000. Системный генератор (СГ) предназначен для формирования сигнала SYSCLK* с частотой 16 МГц и длительностью положительной части периода. Он не связан с другими сигналами тактирования магистрали и может использоваться для любых целей. Диагностический контроллер (ДК) предназначен для проверки работоспособности системы на базе VME. Во время запуска системы каждый модуль может быть протестирован. Если модули функционируют нормально, производится запуск системы. В противном случае формируется сообщение об ошибке. Интеллектуальные модули VME часто имеют встроенные микропрограммные средства диагностики.

В состав ДК входят один или несколько таймеров, диспетчер питания, формирователи сигналов SYSFAIL*, ACFAIL*, регистр состояния.

21. Какие средства необходимы для дешифрации адреса и функций модуля?

Модификатора адреса, сигнала подтверждения прерывания IACK

22. Как обеспечить адресный конвеер?

Магистраль VME имеет раздельные стробы адреса и данных, что позволяет ведущему модулю выставить адрес для следующего цикла в момент передачи данных предыдущего. Этот способ называется адресным конвейером. В этом случае возможно начинать выборку следующих данных, не ожидая окончания предыдущих, что обеспечивает сокращение среднего времени выборки данных. Ведомое устройство должно быть разработано с учетом использования адресного конвейера. Для этого необходимо фиксировать адрес и модификатор адреса до формирования DTACK* или BERR*. Адрес часто фиксируется по срезу любого строба данных. Если этого не сделать, состояние линий данных ведомого устройства может измениться до завершения цикла чтения из-за изменения состояния его внутренних адресов. Во время цикла записи в ведомых устройствах могут быть нарушены внутренние временные соотношения.

23. Как обеспечивается временное согласование ведущего и ведомого модулей?

Обращения к ОЗУ могут выполняться как микропроцессором 80386EX, так и любым ведущим модулем (master) на шине VME. Объем адресуемого ОЗУ со стороны VME задается перемычками на плате. Логические схемы ведущего (master) VME, позволяющие микропроцессору выполнять циклы чтения и записи данных на шине VME. логические схемы ведомого (slave) VME, позволяющие модулям VME выполнять обращения к ячейкам ОЗУ модуля БТ02-203;

Особенностью шин передачи управления являются: расширенное количество ведущих устройств за счёт параллельно – последовательного арбитража. Используется централизованный арбитр с четырьмя параллельными линиями запроса и четырьмя последовательными линиями подтверждения запроса. Таким образом, количество ведущих устройств ограничено нагрузочной способностью источника последовательного сигнала и допустимого времени реакции на запрос.

Арбитр может работать в режимах:

• одноуровневый;

• многоуровневый с фиксированными приоритетами;

• в циклическом режиме.

При приходе запроса с более высоким приоритетом, текущий запрос может быть сброшен сигналом . Для работы с шинами передачи управления необходимо устройство захвата магистрали, которое может освобождать магистраль по завершению операций по запросу или в циклическом режиме.

24. Какие средства необходимы в модуле для реализации программного ввода-вывода? по прерыванию? режима ПДП?

Реализация ввода/вывода по прерыванию выполняется УЗП. Задание требуемого уровня и значения вектора прерывания выполняется УФУВ с помощью установки соответствующих переключателей или перемычек. УЗП обычно реализуется с помощью программируемых логических матриц или специальных БИС. Источниками запроса прерываний являются элементы Функциональных Блоков. Им может являться регистр запросов прерываний РЗП, который может быть программнодоступным. Внутренняя шина данных - 16 бит, адреса - 9 бит. Внутренняя шина управления включает все необходимые сигналы для реализации программного ввода/выводы или по прерыванию. Настройка на требуемый режим работы выполняется переключателями.