Специализированные интегральные схемы

В практической деятельности современного разработчика электронных устройств часто возникают случаи, когда для достижения высоких технических характеристик возникает необходимость использовать специализированные ИС (СПИС). Это дает следующие преимущества:

• сокращение габаритов устройства. Применение СПИС позволяет снизить количество ИС, уменьшить размер печатных плат и тем самым сократить габариты всего устройства;

• повышение технических характеристик, уменьшение количества ИС приводит к по-вышению системного быстродействия и сокращению потребляемой мощности;

• повышение надежности. Так как вероятность ошибки или поломки устройства прямо пропорциональна количеству ИС, надежность устройств, использующих СПИС, значительно возрастает;

• обеспечение защиты разработки. Так как скопировать устройство, содержащее СПИС, значительно сложнее (а иногда практически невозможно), чем устройство на стандартных компонентах, применение СПИС позволяет обеспечить авторские права разработчика;

• повышение гибкости модификации. Так как модификация СПИС не требует, как правило, переработки остальных узлов, переразводки печатных плат и т.д., возможности отладки и модификации устройства значительно повышаются.

Классификация спис

В большинстве случаев в литературе выделяют следующие классы СПИС:

• программируемые пользователем ИС - ПЛИС (PLD);

• масочно-программируемые ИС - базовые матричные кристаллы (БМК), или вентильные матрицы (Gate Arrays);

• ИС на стандартных ячейках (Standard Cells);

• полностью заказные ИС (Full Custom).

ПЛИС и БМК относятся к категории полузаказных ИС, поскольку внутрисхемная топология частично формируется при производстве самих ИС, а частично программируется в соответствии с требованиями потребителя. Остальные СПИС являются заказными, т.к. вся топология схемы с учетом требуемых функций разрабатывается при производстве кристаллов. Классификация СПИС приведена на рис.1.

Рисунок 1. Классификация СПИС

Программируемые логические интегральные схемы становятся в последнее время все более распространенной и привычной элементной базой для разработчиков цифровых устройств. Последние годы характеризуются резким ростом плотности упаковки элементов на кристалле, многие ведущие производители либо начали серийное производство, либо анонсировали ПЛИС с эквивалентной емкостью более 1 миллиона логических вентилей. Цены на ПЛИС неуклонно падают. Так, еще год — полтора назад ПЛИС емкостью 100 000 вентилей стоила в Москве, в зависимости от производителя приемки и быстродействия от $1500 до $3000. Сейчас такая микросхема стоит от $50 до $350, то есть цены упали практически на порядок, и эта тенденция устойчива. Что касается ПЛИС емкостью 10000—30000 логических вентилей, то появились микросхемы стоимостью менее 10 у.е.

    В табл. 1 приведена динамика развития рынка ПЛИС (по данным [1]).

Таблица 1. Объем рынка ПЛИС, млн. $

Область продаж	1994	1995	1996	1997	1998	1999
Военно-промышленная и космическая	43	68	92	119	150	188
Гражданская	684	1125	1598	2146	2823	3678
Итого	727	1193	1690	2265	2973	3866

    В связи с этим появляется ряд вопросов, касающихся того, какую элементную базу и как использовать в новых разработках, а также при проведении модернизации существующих систем.

    Рассмотрим особенности выбора элементной базы на примере проектирования устройств цифровой обработки сигналов.

    Современные алгоритмы обработки сигналов функционально можно разделить на следующие основные классы.

1. Алгоритмы цифровой фильтрации (в том числе алгоритмы нелинейной, оптимальной, адаптивной фильтрации, эвристические алгоритмы, полиномиальные фильтры, алгоритмы фильтрации изображений и др.). Подробная классификация алгоритмов цифровой фильтрации и перспективы путей реализации алгоритмов на ПЛИС приведены в [2].

2. Алгоритмы, основанные на применении ортогональных преобразований (быстрые преобразования Фурье, Хартли, Уолша, Адамара, преобразование Карунена-Лоэва и др.).

3. Алгоритмы, реализующие кодирование и декодирование, модуляторы и демодуляторы, в том числе сложных сигналов (псевдослучайных, хаотических и др.).

4. Алгоритмы интерфейсов и стандартных протоколов обмена и передачи данных.

    Далее рассмотрим перспективы тех или иных путей реализации алгоритмов ЦОС на базе ПЛИС.

    Реализация алгоритмов ЦОС на базе ПЛИС

    Основными достоинствами ПЛИС при использовании их в средствах обработки сигналов являются:

• высокое быстродействие;

• возможность реализации сложных параллельных алгоритмов;

• наличие средств САПР, позволяющих провести полное моделирование системы;

• возможность программирования или изменения конфигурации непосредственно в системе;

• совместимость при переводе алгоритмов на уровне языков описания аппаратуры (VHDL, AHDL, Verilog и др.);

• совместимость по уровням и возможность реализации стандартного интерфейса;

• наличие библиотек мегафункций, описывающих сложные алгоритмы;

• архитектурные особенности ПЛИС как нельзя лучше приспособлены для реализации таких операций, как умножение, свертка и т. п.

    В настоящее время быстродействие ПЛИС достигло величин порядка 250–300 МГц, что позволяет реализовать многие алгоритмы в радиодиапазоне.

ПЛИС

По сравнению с другими микроэлектронными технологиями, в том числе и другими классами СПИС, технология ПЛИС обеспечивает рекордно-короткий проектно-технологический цикл (несколько часов/дней), минимальные затраты на проектирование, максимальную гибкость при модификации аппаратуры. При этом весь проектно-технологический цикл выполняется разработчиком РЭА на одном рабочем месте.

Структура ПЛИС основана на фундаментальных понятиях алгебры логики (булевой алгебры) и содержит следующие логические элементы:

• логическое "И" (коньюнкторы);

• логическое "ИЛИ" (дизъюнкторы);

• логическое "НЕ" (инверторы);

• буферные элементы с прямыми, инверсными и тристабильными выходами;

• "исключающее ИЛИ";

• триггеры D- и T-типа;

• мультиплексоры конфигурации.

Поскольку любая логическая функция может быть представлена в виде суммы произведений - дизъюнктивной нормальной формы (ДНФ), базовыми структурными компонента-ми ПЛИС являются матрицы элементов "И" и "ИЛИ". На выходе матриц расположены так называемые макроячейки (Macrocells), конфигурация которых зависит от типа ПЛИС. Мак-роячейки могут содержать различные триггеры, тристабильные буферы, элементы управления полярностью сигнала и др. Пути прохождения сигнала в макроячейке (конфигурация) могут быть жестко заданы структурой ПЛИС или управляться посредством мультиплексоров.

Размерность логических матриц и конфигурация макроячеек определяют степень интеграции и функциональные возможности ПЛИС. ПЛИС также содержат многочисленные обратные связи (ОС), позволяющие использовать текущие состояния и формировать последовательностные автоматы различных классов. Обобщенная структура ПЛИС приведена на рис.2.

Рисунок 2. Обобщенная структура ПЛИС

Основным программируемым компонентом ПЛИС являются логические матрицы. Изначально оно обеспечивают соединение любого сигнала со входа или ОС с любым коньюнктором или дизъюнктором. В зависимости от требуемых логических функций некоторые из этих соединений разрываются, а некоторые остаются и служат для коммутации сигналов. Возможность разрыва обеспечивается наличием программируемого элемента (перемычки) в местах соединения сигнальных линий. В зависимости от технологии изготовления ПЛИС перемычка представляет собой плавкую металлическую перемычку или ячейку памяти.

Рисунок 3. Условное изображение коньюнктора матрицы "И"

На рис.3 условно изображен один из коньюнкторов матрицы "И". В ПЛИС такой коньюнктор называется термом. В "чистом" (незапрограммированном) состоянии каждый из сигналов A,B,C является входом коньюнктора, образуя логическую функцию "3И". Разрывая одну или несколько перемычек (на рисунках они обозначаются символом "X"), можно получить любую коньюнкцию от этих сигналов.

Примеры приведены на рис.4.

Рисунок 4. Примеры получения конъюнкции входных сигналов

В ПЛИС каждый терм содержит не только прямые, но и инверсные линии сигналов (рисунок 5). В общей сложности количество входов каждого терма достигает 100 и выше.

Рисунок 5. Входные сигналы - прямые и инверсные

Матрицы логического "ИЛИ" в ПЛИС бывают двух видов: программируемые и фиксированные. Программируемые матрицы "ИЛИ" аналогичны матрице "И" и изначально коммутируют любой терм с любым дизъюнктором (рисунок 6).

Рисунок 6. Программируемые матрицы "ИЛИ"

Фиксированные матрицы "ИЛИ" обеспечивают соединение каждого дизъюнктора со строго определенными термами (рисунок 7). Количество таких термов, как правило, со-ставляет от 8 до 16. Фиксированные матрицы "ИЛИ" менее универсальны, но проще и по-нятнее для проектирования.

Рисунок 7. Фиксированные матрицы "ИЛИ"

Выходной сигнал логических матриц попадает в макроячейку и может быть сохранен в памяти триггера, выведен на контакт или возвращен через ОС в матрицу "И".

Некоторые другие ПЛИС имеют макроячейки с более сложной и гибкой структурой, содержащие до 5 перемычек конфигурации. Количество макроячеек в ПЛИС составляет от 8 до 100 и более.