Структурная организация программируемого адаптера последовательного интерфейса кр580вв51.

Рис. 5.3. Структура ПАПИ:

- идентификатор передачи данных (=0) или управляющей информации (=1); в качестве идентификатора используется один из разрядов ША, например А0;

CL - вход тактовой частоты, поступающей из ПБ (функции остальных сигналов связи с ПБ аналогичны ППА);

T_xD – выход передатчика;

T_xC – вход импульсов синхронизации, задающих скорость передачи информации по последовательному каналу передатчика ();

T_xRDY – выход сигнала готовности передатчика, при записи информации в буфер передатчика T_xRDY=0 (устанавливается в единицу после передачи одного символа данных);

T_xE – выходной сигнал, информирующий, что выходной буфер пуст (при работе в синхронном режиме при T_xE=1 в линию T_xD передаются символы синхронизации);

R_xD – вход приемника;

R_xC – вход импульсов синхронизации приемника (функции аналогичны T_xC);

R_xRDY – выход сигнала готовности приемника;

SYNDET – двунаправленный сигнал (при работе в синхроноом режиме с внутренней синхронизацией является выходным. Устанавливается в единицк, если символы синхронизации приняты. Сбрасывается в ноль при чтении информации из слова состояния ПАПИ. При работе в синхронном режиме с внешней синхронизацией является входом и разрешает прием данных по линии R_xD. В асинхронном режиме SYNDET – выходной сигнал);

DTR – запрос передатчика терминала;

DSR – готовность прердатчика терминала;

RTS – запрос приемника терминала;

CTS – готовность приемника терминала (если CTS=1, то на выходе T_xD устанавливается высокий уровень).

Взаимодействие с микропроцессором осуществляется аналогично ранее рассмотренным схемам. Вход является идентификатором вида передаваемой информации, если он равен “1”, то передаются команды, если же он равен “0”, то передаются данные. Частота, поступающая на вход СL, определяет скорость передачи информации и задает тактовую частоту приема для операционных и управляющих схем последовательного адаптера. Тактовая частота должна быть в 30-40 раз выше, чем частота синхронизации принимаемых или передаваемых сообщений.

Внутренняя структура программируемого адаптера последовательного интерфейса отличается сложностью, она реализована по конвейерному принципу, позволяющему одновременный прием и передачу данных во внутренний приемопередающий регистр.

В функции передатчика входят:

• прием данных из микропроцессорной системы,

• преобразование параллельного кода в последовательный код,

• формирование битов сопровождения и передача информации в линию.

В исходном состоянии на выходе передатчика TxD устанавливается единичный уровень. Загрузка очередного символа в буфер передатчика осуществляется после анализа сигнала готовности передачи TxRDY. После загрузки символа сигнал TxRDY сбрасывается, а после завершения передачи он устанавливается в “1”. Состояние буфера отражает также сигнал TxE - буфер пуст. Сигнал TxE формируется аналогично TxRDY и используется главным образом при синхронном обмене.

При работе в асинхронном режиме скорость передачи может быть задана программным путем с коэффициентом деления

или f_TxC или

При синхронной передаче частота определяется только частотой TxC.

При передаче в синхронном режиме, если очередные данные не загружены в буфер, в линию передаются символы синхронизации. Анализ TxE на приемном конце позволяет отличать символы синхронизации от информационных символов. Передача данных в линию производится с частотой синхронизации по срезу импульсов, поступающих на вход TxC.

Ввод информации в программируемый адаптер последовательного интерфейса может быть реализован как программный, так и по прерыванию. В первом случае состояние выходов TxRDY и TxE определяется в слове состояния адаптера. Во втором случае выходные сигналы подаются на вход контроллера прерываний.

В функции приемника входят:

• прием входных данных,

• преобразование из последовательного кода в параллельный,

• контроль битов сопровождения и формирование информации в слове состояния программируемого адаптера последовательного интерфейса,

• передача данных в микропроцессор.

Данные принимаются на вход RxD по фронту импульсов синхронизации, приходяших на вход RxC, сигнал готовности - RxRDY, в момент окончания приема устанавливается сигнал RxRDY, который сбрасывается при чтении сигнала из буфера приемника.

При приеме информации в асинхронном режиме принцип действия аналогичен вышеизложенному.

При приеме в синхронном режиме возможен режим с внутренней или внешней синхронизацией.

В первом режиме сигнал SYNDET является выходом, на котором устанавливается «1», если приняты соответствующие символы синхронизации. Во втором режиме SYNDET является входом, информация на котором определяет начало приема символов.

Состояние сигналов SYNDET и RxRDY фиксируется в слове состояния и может быть прочитано программным путем. При чтении слова состояния сигнал SYNDET сбрасывается. При вводе по прерыванию SYNDET и RxRDY могут быть поданы на вход контроллера прерываний.

Для реализации взаимодействия с медленнодействующими устройствами используется блок управления модемом. Этот блок формирует два выходных сигнала:

• запрос готовности передатчика DTR,

• запрос готовности приемника RTS

и принимает сигналы:

• подтверждение готовности приемника CTS,

• подтверждение готовности передатчика DSR.

Сигналы запроса задаются с помощью специальных команд (программно), сигнал подтверждения готовности передатчика записываются в слово состояния. Сигнал подтверждения запроса приемника CTS нигде не фиксируется, но при единичном значении этого сигнала на линии TxD устанавливается высокий потенциал и передача не производится. Сигналы управления модемом при работе с устройствами одинакового быстродействия использовать необязательно. Однако на эти входы должен быть подан потенциал земли или на выходных разъемах соединяют попарно DTR, DSR и RTS, CTS.

Схема соединения двух программируемых адаптеров последовательного интерфейса в асинхронном режиме имеет вид (см. рис. 5.4).

Рис. 5.4. Схема соединения двух ПАПИ:

а) – полная;

б) – минимальная.

При асинхронном обмене генератор 1 и генератор 2 настраиваются на одинаковую частоту с точностью порядка 1-2 %, и линия синхронизации физически не прокладывается. При синхронном обмене необходима линия синхронизации и один генератор синхрочастоты.

Схема подключения ПАПИ к МПС приведена на рис. 5.5.

Рис. 5.5. Схема подключения ПАПИ к МПС.

Реализация последовательных каналов ПЭВМ аналогична, но увеличено число программно-доступных регистров: введены буферы данных типа FIFO, обеспечивается передача в режиме ПДП, в состав канала входит таймер, задающий требуемую скорость передачи.