Особенности проектирования блоков памяти в микропроцессорных устройствах.

Рис. 2.6. Структура организации блока памяти для К 1810 ВМ 86.

При выборе БИС памяти необходимо учитывать следующее: информационное слово запоминающего устройства должно быть кратно байту для статической ОЗУ, для динамической это требование не обязательно. ЗУ должно обладать тремя состояниями. Быстродействие ЗУ должно быть согласовано с быстродействием МП. Нужно контролировать наличие входов, обеспечивающих наращивание длины информационных слов и числа страниц в памяти. Несколько входов управляют выборкой кристалла. При выборе кристалла ЗУ входы записи / чтения должны быть аналогичны соответствующим выходам МП. В качестве ОЗУ может быть использована статическая или динамическая память.

Рис. 2.7. Структура связи процессорного блока с внешними устройствами.

Достоинства динамической памяти: большая плотность размещения при фиксированной площади подложки.

Недостатки ДП: необходимость цикла регенерации. Некоторые МП содержат систему регенерации, некоторые используют специальные схемы.

Достоинства статической памяти: отсутствие регенерации.

Недостатки СП: меньшая плотность размещения.

При выборе того или иного типа памяти нужно учитывать разрядность буфера данных ЗУ и требуемый объем. При организации ОЗУ ограниченного объема предпочтительней статическая память. Сейчас выпускается статическая память до 1 Мб.

Динамическая память 565 РУ N  КМОП



Статическая память 537 ру n зу

В качестве ПЗУ может быть использованы однократно программируемые ЗУ. Перепрограммируемые ПЗУ с ультрафиолетовым стиранием данных (537 РФ N) или электронным стиранием (флеш - памяти).

Параметры флеш - памяти:

• время доступа при чтении 35-200 нс;

• время записи байта 10 мкс;

• блочное и полние время стирания 1-2 с (в зависимости от объема);

• напряжение 5 или 12 В ( для программируемых );

• организация 32 - 1024 КБ.

Периферийные бис микропроцессорных комплектов. Обобщенная структура программируемой бис.

Ввод-вывод информации из внешних устройств в микропроцессорную систему (МПС) осуществляется с помощью программируемых БИС, входящих в состав микропроцессорных комплектов (МПК). Наиболее типовыми процедурами ввода-вывода являются прием/передача информации в параллельном и последовательном кодах, ввод-вывод по прерыванию или в режиме прямого доступа к памяти (ПДП), формирование и измерение частотно-временных и аналоговых сигналов, ввод информации с клавиатуры и отображение результатов обработки на дисплей и т. д.

Для каждой из этих процедур разработаны соответствующие БИС, входящие в состав МПК. Типовой состав периферийных БИС рассматривается на примере МПК Intel 8080, 8085, 8086 (К580, К1821, К1810): программируемый паралллельный адаптер (ППА) Intel 8255 (К580 ВВ55), программируемый адаптер последовательного интерфейса (ПАПИ) Intel 8251 (К580 ВВ51), программируемый контроллер прерываний Intel 8259/8259A (К580 ВМ59/К1810 ВМ 59А), программируемый контроллер ПДП Intel 8237/37A (К1810 ВТ37А), программируемый таймер (ПТ) Intel 8253/54 (К580 ВИ53/К1810 ВИ54) и т. п. Однако методика работы с МПК других фирм полностью аналогична.

В последние годы наблюдается тенденция обьединения разнородных по функциям БИС в конструктиве одного кристалла (Chipset), что обеспечивает большую надежность, упрощает конструкцию печатных плат и снижает стоимость МПС. Однако принципы управления компонентами Chipset аналогичны рассматриваемым ПБИС.

Анализ структурной организации программируемых БИС (ПБИС) показывает, что обобщенная структура может быть представлена в виде:

ПБИС состоит из блока связи с интерфейсом МПС (БСИМ) и функционального блока (ФБ), структура которого определяется назначением БИС. Например, в ППА это порты параллельного обмена, в ПАПИ – порты последовательного обмена и средства синхронизации, в ПКП – регистр приема запросов, регистр маски и средства формирования вектора прерывания и т. д.

В состав ФБ входят: входной (Рг Вх) и выходной (Рг Вых) регистры, набор проблемно-ориентированных регистров и устройств (ПРг), количество и структура которых определяется спецификой данной ПБИС. В некоторых БИС ФБ разделяется на несколько однородных каналов с независимым управлением.

БСИМ обеспечивает взаимодействие ПБИС с МПС. Обмен информацией осуществляется через буфер данных (БД) с тремя состояниями, который управляется сигналами, поступающими из МПС. Направление передачи данных определяется сигналами записи –WR, чтения – RD. В зависимости от способа обращения к ПБИС на входы записи и чтения могут подаваться сигналы записи/чтения внешних устройств – I/OW, I/OR, или памяти -MEMW, MEMR. Работа БД разрешена, если одновременно с сигналами чтения/записина вход поступает разрешающий сигнал, который формируется дешефратором адреса МПС. Сигнал CS оказывает влияние только на работу БД, а ФБ может функционировать приCS=1.

Обращение к программно-доступным регистрам (ПДР) ПБИС обеспечивается указанием адреса, поступающего на вход линии субадреса (СА). Число линий СА зависит от особенностей ПБИС и может составлять от одного до трех. К числу ПДР относятся регистр управляющего слова (Рг Ус), Рг Вх, Рг Вых, ПРг, специальные регистры (СРг). Число линий СА может быть однозначно не связано с числом ПДР. В этом случае алгоритм записи/чтения этих регистров предполагает определенную последовательность обращения к ним. Например, в ПКП линия СА одна, но она обеспечивает обращение к 6 ПДР.

В некоторых ПБИС возникает необходимость в приеме и формировании системных сигналов. К входным сигналам управления (СУ) относятся сброс, импульсы синхронизации, подтверждение ПДП, прерывания и т. д. В процессе работы ПБИС формируются сигналы состояния (СС): готовность, запросы прерывания, ПДП и т. д.Схема соединения программируемой БИС с МПУ очевидна из рис.3.1.

Начальный адрес ПДП ПБИС обычно кратен числу линий субадреса.

При работе с восьмиразрядными микропроцессорами (К580ВМ80,К1821ВМ85, К1810ВМ88, К1816ВЕ51 и т.д.) разрядность шины данных БИС совпадает с разрядностью ШД МП . В микропроцессорных устройствах на базе К1810ВМ86 в целях повышения быстродействия возможно присоединение двух параллельно работающих контроллеров, например ППА, к шестнадцатиразрядной шине данных. Управление выборкой буфера данных выполняется сигналами А0, -ВНЕ, формируемыми микропроцессором.

Для включения программируемых БИС в микропроцессорную систему необходимо определить их адреса в адресном пространстве памяти или внешних устройств, написать программу инициализации, задающую требуемый режим работы, и рабочую программу, обеспечивающую выполнение требуемых функций.