- •Исходные данные:
- •Разработка алгоритма умножения.
- •Умножение по алгоритму в:
- •Результат минимизации функций по картам Карно-Вейча
- •Реализация очс в заданном базисе
- •Упрощение очус картами Вейча
- •Результата минимизации очус с помощью карт Вейча и алгоритма рота
- •Логический синтез одноразрядного четверичного сумматора на основе мультиплексоров
- •Временные затраты на умножение
- •Исходные данные :
- •Получаем:
- •Получаем:
- •Получаем:
- •В результате: так как |с5|1, то поиск простых импликант закончен
- •Проверка покрытия множества z´ множеством найденных l-экстремалей е
Министерство образования Республики Беларусь
Учреждение образования
Белорусский государственный университет
информатики и радиоэлектроники
Кафедра электронных вычислительных машин
Пояснительная записка к расчетной работе по курсу «Арифметические и логические основы вычислительной техники»
на тему: Разработка одноразрядного четверичного
сумматора-умножителя
Выполнил:
Студент гр. 150504
Уланцев Виталий Владимирович
Проверила:
Лукьянова Ирина Викторовна
Минск 2011
Исходные данные:
исходные сомножители: Мн = 18,72; Мт = 62,17;
алгоритм умножения: В;
метод умножения: умножение закодированного двоично-четверичного множимого на 2 разряда двоичного множителя одновременно в прямых кодах;
коды четверичных цифр множимого для перехода к двоично-четверичной системе кодирования: 04 10, 14 00, 24 10, 34 11; (Мн)
тип синтезируемого умножителя: структурные схемы приведены для умножителя 2-го типа (ОЧС, ОЧУС).
Способ минимизации и логический базис для аппаратной реализации ОЧУС (Алгоритм Рота) и ОЧС (Карты Карно-Вейча), ОЧС реализуется на мультиплексорах.
Арифметические операции сложения двоично-четверичных чисел с разными знаками в дополнительных кодах и умножения на 2 разряда множителя в прямых кодах должны выполняться одним цифровым устройством, именуемым сумматор-умножитель. Учитывая то, что суммирующие узлы обязательно входят в состав умножителя, начнем синтез с разработки алгоритма умножения.
Разработка алгоритма умножения.
-
Перевод сомножителей из десятичной системы счисления в четвертичную:
Множимое:
18| 4 0,72 Мн4 =102,2324
16 4| 4 4
2 0| 1 2,88
4 в соответствии с заданной кодировкой множимого
3,52 Мн2/4 =010010,101110
4
2,08
4
0,32
Множитель:
62| 4 в соответствии с заданной кодировкой множимого
60|15| 4
2 12 3 Мт4 =332,022
3 Мт2/4 =111110,001010
0,17
4
0,68
4
2,72
4
2,88
-
Запишем сомножители в форме с плавающей запятой в
прямом(дополнительном) коде (т.к. алгоритм В):
Мн =0,00010010101110 Рмн = 0.0100 +0310 - закодировано по заданию
Мт =0,00111110001010 Рмт = 0.0100 +0410 - закодировано традиционно
-
Умножение двух чисел с плавающей запятой на 2 разряда множителя одновременно в прямых кодах сводится к сложению порядков, формированию знака произведения, преобразованию разрядов множителя согласно алгоритму и перемножению мантисс сомножителей.
Порядок произведения будет равен:
Рмн = 0.0010 10
Рмт = 0.0010 10
Рмн*мт = 0.0100 20
Результат закодирован в соответствии с заданием на кодировку множимого.
Знак произведения определяется суммой по модулю два знаков сомножителей:
Зн Мн зн Мт = 0 0 = 0.
Для умножения мантисс необходимо предварительно преобразовать множитель, чтобы исключить диаду 11 (34), заменив ее на триаду 10 и диаду 10 (24), заменив ее на триаду 10 . Преобразованный множитель имеет вид: Мтп4 =10120
[Мт]п=0,102022 (преобразованный)
[Мн]д=0,0102232
[-Мн]д=3,3231101
[2Мн]д=0,0211130
Структурная схема
сумматора-умножителя 2-го типа. Алгоритм
умножения «В», на 2 разряда множителя
одновременно.