14.2 Risc-процесори ColdFire

Вхідний контроль:

1. Чи є довжина команд процесора МРС604 незмінна?

2. Яку розрядність мають шини адреси та шини даних процесора МРС604?

RISC-процесори ColdFire (MCF5XXX) мають таку саму модель користувача, як і сімейство М68ХХХ, зреалізовують основні команди та способи адресування цього сімейства. Завдяки цьому МП МСF5XXX можуть використовувати значний обсяг програмного забезпечення, розробленого для М68ХХХ. Для зменшення обсягу пам’яті команд використовуються команди змінної довжини: 2, 4, 6 байт. Низка моделей вміщують на кристалі BIC таймери, паралельні та послідовні порти, контролер переривань та інші периферійні пристрої; за це їх називають інтегрованими. МП Cold Fire слугують для побудови мікропроцесорних систем і можуть входити до складу спеціалізованих мікроконтролерів.

МП вміщують процесорне ядро CFPU з RISC-архітектурою, об’єднану кеш-пам’ять команд/даних обсягом 2 кбайти та блок зовнішнього інтерфейсу, який забезпечує зв’язок з 32-розрядною мультиплексованою системною шиною даних/адрес.

Регістрова модель процесора CFPU відрізнюється тим, що має один вказівник стека А7 і формує спільний стек для режимів користувача та супервізора (рис. 11.1). До регістрової моделі супервізора додатково входять регістр базової адреси таблиці векторів переривань та виключень, регістри керування кеш-пам’яттю та звернення до пам’яті.

Процесор CFPU працює в режимі користувача або супервізора, аналогічно до МП сімейства М68ХХХ, емулює основні команди і способи адресування цих МП. З базового набору команд CFPU не виконує деякі команди та операції з двійково-десятковими числами, що не робить систему команд недостатньо повною.

Задля налагодження МПС на МП МСF5202 надаються такі можливості:

• реалізація режиму налагодження, за якого процесор працює під керуванням зовнішнього налагоджувача;

• контроль внутрішнього стану процесора при виконуванні поточної програми;

• виконування програми із зупином у контрольних точках.

На рис. 14.4 подано структуру інтегрованого мікропроцесора МСF5204, до складу якого входять:

• процесорне ядро CFPU з RISC-архітектурою ColdFire;

• кеш-пам’ять команд ІС обсягом 512 байт;

• статичне ОЗП обсягом 512 байт;

• модуль системного інтерфейсу SIM-М з 8-розрядним портом А;

• блок тестування та налагодження (БТН);

• таймерний модуль;

• асинхронний послідовний інтерфейс (АПІ) типу UART.

До регістрової моделі супервізора додано 32-розрядні регістри RAMBAR та MBAR, які задають базову адресу та режим роботи внутрішнього ОЗП, регістрів різних модулів та блоків МП.

БТН зреалізовує набір режимів та варіантів тестування за стандартом JTAG (IEEE 1149.1).

Внутрішнє статичне ОЗП має обсяг 512 байт. Це ОЗП може розміщуватися, розпочинаючи з будь-якої адреси, яка може задаватися програмно. Керування ОЗП здійснюється шляхом ініціалізації регістра RAMBAR, біти якого можуть маскувати доступ до нього різних типів звернень: в режимі користувача, супервізора при записуванні та зчитуванні даних та команд.

Рисунок 14.4 – Структура інтегрованого мікропроцесора MCF5204

Модуль системної інтеграції SIM-M, до якого входить блок зовнішнього інтерфейса (БЗІ), забезпечує доступ до шести різних банків даних обсягом по 4 Мбайти, для кожного з яких можна ініціалізувати власний протокол обміну.

БВК вміщує шість наборів по три регістри, які керують шістьма банками даних, призначених для зберігання даних у різних режимах роботи процесора.

Блок конфігурації та контролю (БКК) вміщує регістр MBAR, який задає базову адресу блока пам’яті, в якому зберігаються адреси службових регістрів внутрішніх модулів: SIM-M, таймерного та UART (АПІ). У регістрі MBAR є біт достовірності та інші біти, які визначають права доступу до службових регістрів. До складу БКК входить також монітор шини та вартовий таймер. Монітор шини програмується на видавання запиту виключення “помилка звернення до шини” у разі, коли сигнал підтвердження обміну DTACK# = 0 не надходить від зовнішнього пристрою упродовж 128, 256, 512 або 1024 тактів.

Контролер переривань КПР забезпечує обробку чотирьох зовнішніх запитів переривань та чотирьох внутрішніх запитів від вартового таймера, таймерів 1 та 2, АПІ.

Порт А використовується задля паралельного двоспрямованого обміну даними.

Таймерний модуль складається з 16-розрядних таймерів 1 та 2. Таймер 1 функціонує як таймер загального призначення і може використовуватись у режимі вимірювання часових інтервалів або частоти сигналів, формування імпульсів заданої частоти та тривалості. Таймер 2 працює в режимі лічби внутрішніх імпульсів і може використовуватись задля генерування періодичних переривань.

Асинхронний послідовний інтерфейс АПІ (UART) використовується задля послідовного обміну МП із зовнішніми пристроями і в перебігу приймання контролює помилки парності, порушення кадру, переповнення, порушення зв’язку. Виявлення помилок призводить до формування запиту на переривання. Цей запит оброблюється КПР, так само як і запити після передавання чергового символу, за порожнього буфера передавача, після прийняття символу та заповнення буферної пам’яті приймача.

Основними областями використовування сімейства ColdFire є зв’язок, промислова автоматика, обчислювальна техніка, системи телекомунікацій, контрольно-вимірювальна апаратура тощо.

Контрольні питання:

1. Якими головними рисами можна схарактеризувати RISС-процесори?

2. Які удосконалення структури порівняно з процесором МРС604 мають RISС-процесори МСF5XXX?

3. З якою метою у процесорі МСF5XXX використовуються команди змінної довжини?

4. Яку структуру має інтегрований процесор МСF5204?

5. У яких пристроях телекомунікацій використовуються RISC-процесори фірми Motorola?

Контрольні питання підвищеної складності:

1. З якою метою в режимі супервізора можна задавати базову адресу та режим роботи внутрішнього ОЗП, регістрів різних модулів та блоків процесора МСF5XXX?

2. З якою метою у процесорі МСF5XXX використовуються 6 банків баних?